>[0076]步骤S5、重复步骤S4，即继续制备上述绝缘层6以覆盖第二金属板5，进一步的制备第三金属板(图中为示出)覆盖第二区域B中的绝缘层6，形成以第二金属板5、绝缘层6和第三金属板构成的另一电容；当然本领域技术人员可根据工艺需求进行循环步骤S4并最终形成若干电容，同时也可以在其他非器件区域的晶圆中形成上述电感电容，对本发明并无实质影响。
[0077]进一步的，于第一晶圆I的背面表面制备一第三BEOL介质层3覆盖该第一晶圆I的背面并包覆该电感电容。
[0078]优选的，上述离子刻蚀工艺为电感親合等离子体(Inductively Coupled Plasma，简称ICP)或者反应离子刻蚀(Reactive 1n Etching，简称RIE)等刻蚀工艺。
[0079]在本发明的实施例中，该电感电容接触第一晶圆I背面的面积为整个第一晶圆I背面总面积的5 %?95 % (如5 %、50 %、85 %、90 %或95 % )，较传统的半导体工艺中的电感电容而言，该电感电容为超大面积电感电容的电路元件，且因非器件区域的晶圆的背面可用来形成引线，所以超大面积的电感电容亦不会对其他电路元件的设计与分布造成影响。
[0080]因此，还可以通过本发明技术方案在非器件区域的第一晶圆I的背面表面和/或非器件区域的第二晶圆2的背面表面制备所需要的其他电路元件，在实际应用中同样适用。
[0081]综上所述，本发明公开了一种三维集成电路的器件及其制备方法，通过在非器件区域的晶圆的背面表面设置有电感电容的电路元件，该电感电容接触晶圆背面的大部分面积，因此所制备的电感电容面积相对较大，电容储存电能的容量、内阻等指标以及电感的能量传输指标均可以达到器件生产的需求，同时因晶圆的背面可用来形成引线，所以超大面积的电容亦不会对其他电路元件的设计与分布造成影响。
[0082]本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
[0083]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种三维集成电路的器件，其特征在于，所述器件包括: 第一晶圆，具有正面及相对于所述正面而设定的背面，且临近所述正面于所述第一晶圆中设置有器件结构； 第二晶圆，具有正面及相对于所述正面而设定的背面，且临近所述正面于所述第二晶圆中设置有器件结构； 所述第二晶圆的正面键合至所述第一晶圆的正面上； 所述第一晶圆的背面上和/或所述第二晶圆的背面上设置有非器件区域； 第三BEOL介质层，覆盖位于所述非器件区域的所述第一晶圆的背面表面和/或所述非器件区域的所述第二晶圆的背面表面； 其中，所述第三BEOL介质层中设有电路元件。2.如权利要求1所述的三维集成电路的器件，其特征在于，所述器件中: 所述电路元件为晶体管和/或电感和/或电容和/或电阻。3.如权利要求2所述的三维集成电路的器件，其特征在于，所述器件中: 所述电路元件为电感和电容。4.如权利要求3所述的三维集成电路的器件，其特征在于，所述器件中: 所述电感与所述电容互不接触。5.如权利要求3所述的三维集成电路的器件，其特征在于，所述器件中: 所述电容包括垂直于所述非器件区域方向，交替堆叠的若干金属板和若干绝缘层。6.如权利要求3所述的三维集成电路的器件，其特征在于，所述器件中: 所述电感包括若干金属导线，所述金属导线呈平面螺旋状且平行于所述第一晶圆的背面表面和/或所述第二晶圆的背面表面。7.如权利要求1所述的三维集成电路的器件，其特征在于，所述器件中: 所述第一晶圆包括第一衬底和第一 BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层； 其中，所述第二 BEOL介质层覆盖所述第二衬底的上表面，所述第一 BEOL介质层位于所述第二 BEOL介质层之上，所述第一衬底覆盖所述第一 BEOL介质层的上表面。8.—种三维集成电路的器件的制备方法，其特征在于，所述方法包括: 步骤S1、提供一正面键合晶圆，所述键合晶圆包括第一晶圆和第二晶圆，且所述第一晶圆的背面上和/或所述第二晶圆的背面上设置有非器件区域，所述非器件区域包括第一区域和第二区域； 步骤S2、于所述非器件区域的第一晶圆的背面表面和/或所述非器件区域的第二晶圆的背面表面制备一金属层； 步骤S3、去除部分所述金属层，以于所述第一区域中形成电感，且于所述第二区域中形成一金属板； 步骤S4、继续沉积绝缘层覆盖所述金属板后，在位于所述第二区域中的所述绝缘层上继续形成所述金属板，以形成电容。9.如权利要求8所述的三维集成电路的器件的制备方法，其特征在于，所述方法中还包括: 步骤S5、重复步骤S4，以形成交替堆叠的若干金属板和若干绝缘层。10.如权利要求9所述的三维集成电路的器件的制备方法，其特征在于，所述方法中: 所述交替堆叠的若干金属板和若干绝缘层构成所述电容；且去除部分所述金属层，以于所述第一区域中形成平面螺旋状的金属导线，构成所述电感。11.如权利要求8所述的三维集成电路的器件的制备方法，其特征在于，所述方法中: 所述电感与所述电容互不接触。12.如权利要求8所述的三维集成电路的器件的制备方法，其特征在于，所述方法中: 所述电感和所述电容接触所述第一晶圆的背面和/或所述第二晶圆的背面总面积的5%?95%。13.如权利要求8所述的三维集成电路的器件的制备方法，其特征在于，所述方法中: 所述第一晶圆包括第一衬底和第一 BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层； 其中，所述第二 BEOL介质层覆盖所述第二衬底的上表面，所述第一 BEOL介质层位于所述第二 BEOL介质层之上，所述第一衬底覆盖所述第一 BEOL介质层的上表面。14.如权利要求8所述的三维集成电路的器件的制备方法，其特征在于，所述方法中还包括: 制备一第三BEOL介质层以覆盖所述第一晶圆的背面表面和/或所述第二晶圆的背面表面，并包覆所述电感和所述电容。
【专利摘要】本发明涉及半导体制造技术领域，尤其涉及一种三维集成电路的器件及其制备方法，通过在非器件区域的晶圆的背面表面设置有电感电容的电路元件，该电感电容接触晶圆背面的大部分面积，因此所制备的电感电容面积相对较大，电容储存电能的容量、内阻等指标以及电感的能量传输指标均可以达到器件生产的需求，同时因晶圆的背面可用来形成引线，所以超大面积的电容亦不会对其他电路元件的设计与分布造成影响。
【IPC分类】H01L23/64, H01L21/02, H01L23/522
【公开号】CN105097769
【申请号】CN201510324367
【发明人】朱继锋, 梅绍宁, 鞠韶复
【申请人】武汉新芯集成电路制造有限公司
【公开日】2015年11月25日
【申请日】2015年6月12日