一种三维集成电路的器件及其制备方法_2

文档序号:9378055阅读:来源:国知局
未可以按照比例绘制附图,重点在于示出本发明的主旨。
[0050]图1是本发明中三维集成工艺的晶圆键合结构示意图;
[0051]图2是本发明中三维集成电路的器件示意图;
[0052]图3是本发明中电感结构示意图;
[0053]图4是本发明中三维集成电路的器件的制备流程图。
【具体实施方式】
[0054]本发明的核心思想为在非器件区域的背面设置有电路元件。
[0055]下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
[0056]如图1所示,该键合晶圆具体的包括第一晶圆I和第二晶圆2,第一晶圆I位于第二晶圆2的上方,且两晶圆的正面相互键合,其中可根据本领域的常规来设定上述第一晶圆I和第二晶圆2的正面及其背面,如根据晶圆中形成器件结构的位置,设定晶圆上设置有器件的一面为正面,相应的,则将晶圆与该正面相对的另一面为背面,进而形成晶圆中相互对应的正面与背面;具体的,第一晶圆I包括第一衬底Ia和第一BEOL介质层(Back—End—Of — Line,简称BE0L,也即常规所言的后段制程层,其中BEOL中形成有器件结构如晶体管、金属连线、隔离结构及其他电路元件等)lb,第二晶圆2包括第二衬底2a与第二 BEOL介质层2b,在传统的键合晶圆制备时,是通过在第一衬底Ia上的一表面制备第一 BEOL介质层Ib,在第二衬底2a上的一表面制备第二 BEOL介质层2b,进一步的将第一 BEOL介质层Ib和第二 BEOL介质层2b进行键合,形成如图1所示的晶圆键合示意图。在图1中,第二 BEOL介质层2b覆盖第二衬底2a的上表面,第一 BEOL介质层Ib位于第二 BEOL介质层2b之上,第一衬底Ia覆盖第一 BEOL介质层Ib的上表面,以第一 BEOL介质层Ib与第二 BEOL介质层2b的接触面作为第一晶圆1、第二晶圆2的正面,以第一衬底Ia的上表面作为第一晶圆I的背面,以第二衬底2a的下表面作为第二晶圆2的背面。
[0057]在本发明的实施例中,第一晶圆I的背面或者第二晶圆2的背面或者第二晶圆2与第一晶圆I的背面设置有非器件区域(如在设置有电路元件的晶圆背面上主要用于设置引线的区域,于该区域中设置本实施例中的电路元件不会对已经制备或后续制备的其他电路元件产生不利的影响),为便于对本发明做出进一步的详解,在一优选的实施例中,第一晶圆I的的背面设置有非器件区域,第二晶圆2的背面未设有非器件区域。
[0058]另外,为继续进行后续的制程该结构还设有一第三BEOL介质层3,该第三BEOL介质层3覆盖于非器件区域的第一晶圆I的背面表面和/或非器件区域的第二晶圆2的背面表面,并包覆电路元件,作为一个可选的实施例,第三BEOL介质层3只覆盖第一晶圆I的背面。
[0059]在本发明的实施例中,上述的第一 BEOL介质层lb、第二 BEOL介质层2b与第三BEOL介质层3的材质可以不相同,作为一个优选的实施例,第一 BEOL介质层lb、第二 BEOL介质层2b与第三BEOL介质层3的材质均相同。
[0060]优选的,上述的第一衬底Ia与第二衬底2a的材质相同,均为硅衬底。
[0061]如图2所示的三维集成电路的器件示意图,其具体结构为非器件区域的第一晶圆I的背面上的第三BEOL介质层3,且第三BEOL介质层3中设置有电路元件,如晶体管和/或电感和/或电容和/或电阻,本发明实施例中,优选以电感和电容进行说明。
[0062]其中,上述电容具体的包括若干材质、结构、面积均相同的金属板和若干绝缘层,且金属板与绝缘层在垂直于非器件区域方向上且交替堆叠。另外,电感包括若干金属导线7,该金属导线7呈平面螺旋状且平行于所述第一晶圆I的背面表面,如图3所示。
[0063]在本发明的实施例中,上述电容和电感互不接触,本领域技术人员可根据工艺需求设置电感电容不同的连接方式,如并联和串联等组合。
[0064]在本发明一可选的实施例中,以在第一区域A中设置一个电感结构作为实例进行说明,当然本领域技术人员也可根据具体的工艺需求在该第一区域A中设置两个或多个电感结构,由于其实现的方法及原理均与本实施例近似,本领域技术人员参照本实施例记载的方案基础上,通过利用相关的本领域中公知的技术即可实现,故在此便不予累述。具体的,参见图2中所述的电感结构,该电感结构包括在同一个平面内(例如该平面可平行于上述第一衬底Ia的上表面)呈现螺旋状延伸的金属导线7 ;同时该金属导线7设置在具有隔离作用的绝缘层6中,不会因较高频率的磁场而引起镜像电流效应,进一步减少电感中的涡旋电流,并增加电感值。
[0065]在本发明的实施例中,将电容底部金属板作为第一金属板4,电容顶部金属板作为第二金属板5,且该电感和电容(或者说金属板和绝缘层)被上述第三BEOL介质层3完全包覆,当然本领域技术人员可根据工艺需求进行金属导线7、金属板与绝缘层6数量的优化,但对本发明并无实质影响。同时,在本发明的实施例中,假设第一晶圆I的背面与第二晶圆2的背面均设有非器件区域,则上述电感电容可选为设置在非器件区域的同一晶圆的背面或者分别设置在非器件区域的不同晶圆的背面以及其他设置方式,对本发明无实质影响,且在实际应用中同样适用。
[0066]基于上述结构,本发明的实施例中还涉及到一种三维集成电路的器件的制备方法,具体的,如图4所示:
[0067]步骤S1、提供一正面键合晶圆,该键合晶圆包括第一晶圆I和第二晶圆2。
[0068]为对本发明做出进一步的详解,在一优选的实施例中,第一晶圆I的的背面设置有非器件区域,第二晶圆2的背面未设有非器件区域,且该非器件区域具体的包括第一区域A和第二区域B。
[0069]具体的,第一晶圆I和第二晶圆2的正面进行键合,其中,第一晶圆I包括一第一衬底Ia和一第一 BEOL介质层lb,第二晶圆2包括第二衬底2a与第二 BEOL介质层2b,第二 BEOL介质层2b覆盖第二衬底2a的上表面,第一 BEOL介质层Ib位于第二 BEOL介质层2b之上,且第一衬底Ia覆盖第一 BEOL介质层Ib的上表面。针对图2,第一衬底Ia裸露的上表面即为第一晶圆I的背面。
[0070]步骤S2、在第一衬底Ia的上表面(即非器件区域的第一晶圆I的背面表面)制备一金属层以完全覆盖所述第一衬底Ia的上表面。
[0071]当然本领域技术人员可根据需求只在非器件区域的第二晶圆2的背面制备一金属层或均在非器件区域的第一晶圆I的背面与非器件区域的第二晶圆2的背面制备该金属层。
[0072]步骤S3、采用刻蚀工艺刻蚀部分该金属层,使其只位于非器件区域的第一晶圆I背面表面,且以于该非器件区域中第一区域A的第一晶圆I的背面表面之上形成若干平面螺旋状的金属导线(作为电感)7,同时以于该非器件区域中第二区域B的第一晶圆I的背面表面之上形成一第一金属板4,并作为电容的一极板;
[0073]步骤S4、继续在第一衬底Ia的上表面沉积一绝缘层6,并采用离子刻蚀工艺刻蚀该绝缘层6,使其只位于第二区域B中的第一金属板4的上表面。
[0074]进一步的,继续制备上述金属层,并通过刻蚀工艺形成第二金属板5,该第二金属板5覆盖于第二区域B中的绝缘层6的上表面,并作为电容的另一极板。
[0075]因此,上述的第一金属板4、绝缘层6和第二金属板5构成了一个电容,且该电容与电感互不接触。
当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1