本发明涉及半导体技术领域，特别是涉及一种gan半导体器件及其制备方法。
背景技术：
电力半导体市场占有整个半导体市场的10％的庞大市场，但之前的电力半导体市场以利用硅的功率器件为主。在过去20年，每隔10年间，硅功率器件提高5～6倍的电力密度，很难期待性能上的提高。
与硅和砷化镓相比，氮化镓具有带隙宽(eg＝3.4ev)，在高温下稳定(700℃)等特征。相比硅电力半导体，氮化镓电力半导体具有低温抵抗特性，不仅可以减少随着电力半导体而引起的-电闸的损失，还可以做到系统消费电力最少化等优点。依靠氮化镓半导体器件小型化，高电压，高速电闸，可以实现低损失，高效率的下一代电力器件，可以满足产业用，电力网，信息通信部门的需求。
氮化镓半导体器件之所以能在高电压高速开关是因为可以直接利用氮化镓层和氮化铝镓层接触所产生的bandvending现象。通常，氮化铝镓中铝的含量是20％～30％。若在铝含量较高的氮化铝镓上直接生长氮化镓层，bandvending现象更加大，可以更有效地实现高速开关。但为使用高含量氮化镓铝层引起的v/iii比例(ratio)会导致已生长出的氮化镓层表面的特性变化(decomposition)，很难生长高品质氮化铝镓层。
因此，有必要开发一种能够制备高铝含量氮化铝镓层的gan半导体器件的制备方法。
技术实现要素：
基于此，本发明的目的是提供一种gan半导体的制备方法。
具体的制备方法如下：
一种gan半导体器件的制备方法，包括如下步骤：
获取基板；
于所述基板上形成缓冲层；
于所述缓冲层上形成非有意掺杂氮化镓层；
于所述非有意掺杂氮化镓层上形成alxgan1-xn层，其中x≥40％，工艺参数为：生长温度<600℃,al的流速>500μmol/min,nh3流速>5l/min；
于所述alxgan1-xn层上形成氮化镓帽层或p型氮化镓层，即得所述gan半导体器件。
在其中一些实施例中，其中40％≤x≤100％。
在其中一些实施例中，所述工艺参数为：生长温度的范围为500-580℃，al的流速为550-650μmol/min，nh3流速为5.5-7l/min。
在其中一些实施例中，所述非有意掺杂氮化镓层包括若干层交替层叠的第一非有意掺杂氮化镓层和碳沉积氮化镓层，与所述缓冲层及所述氮化镓通道层接触的均为所述第一非有意掺杂氮化镓层。
在其中一些实施例中，所述第一非有意掺杂氮化镓层的厚度小于100nm，所述碳沉积氮化镓层的厚度大于10nm。
在其中一些实施例中，所述所述第一非有意掺杂氮化镓层和所述碳沉积氮化镓层的层数的总和大于5。
在其中一些实施例中，所述缓冲层的材质为氮化铝、氮化镓或氮化铝镓。
本发明的另一目的是提供一种gan半导体器件。
上述制备方法制备得到的gan半导体器件。
上述制备方法通过降低生长温度，提高al和氨气的流速来抑制氮化镓铝层的3d生长，促进2d生长，消除高铝含量的氮化镓铝层和氮化镓层的晶格系数，从而抑制合金层开裂。
采用上述制备方法可以在氮化镓层上直接生长高铝含量氮化镓铝层，bandvending现象加大，二维电子气(2deg)的效果加大，可以改善gan半导体器件的特性，开关损失最小化，实现系统消费电力最小化。
附图说明
图1为实施例一gan半导体器件的结构示意图；
图2为图1gan半导体器件中非有意掺杂氮化镓层的结构示意图。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
本实施例一种gan半导体器件(不含碳沉积氮化镓层)的制备方法，包括如下步骤：
获取基板；可以理解的，所述基板的材质为si；
于所述基板上形成缓冲层；可以理解的，所述缓冲层的材质可以选自氮化铝、氮化镓或氮化铝镓；
于所述缓冲层上形成非有意掺杂氮化镓层；为了改善非有意掺杂氮化镓层的厚度及结晶度，可以包含多层的应变控制层和多层的掩膜层；
于所述非有意掺杂氮化镓层上形成alxgan1-xn层，其中x为50％，工艺参数为：生长温度为550℃,al的流速为600μmol/min,nh3流速为6l/min；
于所述alxgan1-xn层上形成氮化镓帽层或p型氮化镓层，即得所述gan半导体器件。
实施例2
参考图1，本实施例一种gan半导体器件(含碳沉积氮化镓层)的制备方法，包括如下步骤：
获取基板；可以理解的，所述基板的材质为si；
于所述基板上形成缓冲层；可以理解的，所述缓冲层的材质可以选自氮化铝、氮化镓或氮化铝镓；
于所述缓冲层上形成非有意掺杂氮化镓层；为了改善非有意掺杂氮化镓层的厚度及结晶度，可以包含多层的应变控制层和多层的掩膜层；
所述非有意掺杂氮化镓层包括若干层交替层叠的第一非有意掺杂氮化镓层和碳沉积氮化镓层，与所述缓冲层及所述氮化镓通道层接触的均为所述第一非有意掺杂氮化镓层，如图2所示；
所述第一非有意掺杂氮化镓层的厚度为80nm，所述碳沉积氮化镓层的厚度为20nm；
可以理解的，所述第一非有意掺杂氮化镓层和所述碳沉积氮化镓层的层数的总和至少为5层；
于所述非有意掺杂氮化镓层上形成alxgan1-xn层，其中x为60％，工艺参数为：生长温度为580℃,al的流速为550μmol/min,nh3流速为7l/min；
于所述alxgan1-xn层上形成氮化镓帽层或p型氮化镓层，即得所述gan半导体器件。
上述制备方法通过降低生长温度，提高al和氨气的流速来抑制氮化镓铝层的3d生长，促进2d生长，消除高铝含量的氮化镓铝层和氮化镓层的晶格系数，从而抑制合金层开裂。
采用上述制备方法可以在氮化镓层上直接生长高铝含量氮化镓铝层，bandvending现象加大，二维电子气(2deg)的效果加大，可以改善gan半导体器件的特性，开关损失最小化，实现系统消费电力最小化。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。