半导体结构及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工艺以及进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着cmos器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(finfet)的发展。相对于现有的平面晶体管，所述鳍式场效应晶体管在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在鳍式场效应晶体管中所述栅极结构环绕所述鳍部设置，因此，能够从三个面来控制静电，在静电控制方面的性能更加突出。

然而，现有技术制备的鳍式场效应晶体管的自加热效应较严重。

技术实现要素：

本发明解决的技术问题是提供一种半导体结构及其形成方法，以降低鳍式场效应晶体管的自加热效应。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成隔离结构膜，所述隔离结构膜顶部具有第一开口；去除所述第一开口底部以部分隔离结构膜，直至暴露出基底表面，在所述第一开口底部形成第二开口，沿平行于基底表面方向上，所述第二开口的尺寸大于第一开口的尺寸；在所述第一开口和第二开口内形成鳍部；去除部分隔离材料膜，形成隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁。

可选的，所述第一开口沿鳍部宽度方向上的尺寸为：6纳米～20纳米。

可选的，所述第二开口沿鳍部宽度方向上的尺寸为：10纳米～30纳米。

可选的，所述隔离结构膜包括：位于基底表面的第二隔离材料膜和位于第二隔离材料膜表面的第一隔离材料膜，所述第一隔离材料膜具有贯穿第一隔离材料膜的第一开口；所述隔离结构膜的形成步骤包括：在所述基底上形成初始隔离结构膜，所述初始隔离结构膜包括：位于基底表面的第二隔离材料膜和位于第二隔离材料膜表面的第一初始隔离材料膜；去除部分第一初始隔离材料膜，直至暴露出第二隔离材料膜，形成第一隔离材料膜，所述第一隔离材料膜内具有贯穿第一隔离材料膜的第一开口。

可选的，所述第二开口的形成步骤包括：去除所述第一开口底部的第二隔离材料膜，直至暴露出基底表面，形成贯穿第二隔离材料膜的第二初始开口；去除所述第二初始开口侧壁部分的第二隔离材料膜，形成第二开口。

可选的，所述第一初始隔离材料膜和第二隔离材料膜之间还具有停止层；所述第一开口底部暴露出停止层；形成所述第二初始开口之前，所述形成方法还包括：去除第一开口底部的停止层。

可选的，所述第一初始隔离材料膜的厚度为：800埃～2000埃。

可选的，所述第二初始开口的形成工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体包括ch4和chf3，ch4的流量为8标准毫升/分钟～500标准毫升/分钟，chf3的流量为30标准毫升/分钟～200标准毫升/分钟射频为100瓦～1300瓦，直流电压为80伏～500伏，时间为4秒～500秒，压强为10毫托～2000毫托。

可选的，形成第一开口之后，形成第二开口之前，所述形成方法还包括：在所述第一开口的侧壁形成保护层；所述保护层的形成步骤包括：在所述隔离结构膜的顶部、以及第一开口的侧壁和底部形成保护膜；去除所述隔离结构膜顶部和第一开口底部的保护膜，在所述第一开口的侧壁形成保护层。

可选的，所述阻挡层的材料包括：氮化硅；所述隔离结构膜的材料包括：氧化硅。

可选的，所述鳍部的形成步骤包括：在所述隔离结构膜的顶部、以及第一开口和第二开口内形成鳍部材料层；平坦化所述鳍部材料层，直至暴露出隔离结构膜的顶部表面，在所述第一开口和第二开口内形成鳍部。

可选的，去除所述隔离结构之后，所述形成方法还包括：形成横跨鳍部的栅极结构；在所述栅极结构两侧的鳍部内分别形成源漏掺杂区。

本发明实施例提供一种半导体结构，包括：基底；位于基底上鳍部，沿平行于基底表面的方向上，所述鳍部的底部尺寸大于顶部尺寸；位于基底上的隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁。

可选的，所述鳍部底部沿鳍部宽度方向上的尺寸为：10纳米～30纳米。

可选的，所述鳍部顶部沿鳍部宽度方向上的尺寸为：6纳米～20纳米。

可选的，所述隔离结构包括第二隔离材料膜和位于第二隔离材料膜上的停止层；所述停止层的材料包括：氮化硅；所述第二隔离材料膜的材料包括：氧化硅。

可选的，所述鳍部的顶部表面到停止层的距离为：800埃～2000埃。

可选的，所述半导体结构还包括：横跨鳍部的栅极结构；分别位于所述栅极结构两侧鳍部内的源漏掺杂区。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构的形成方法中，所述第一开口和第二开口用于后续容纳鳍部。由于所述第二开口位于第一开口的底部，因此，半导体器件在正常工作所产生的热量通过第二开口内的鳍部释放至外界。而所述第二开口沿平行于基底表面方向上的尺寸大于第一开口的尺寸，使得第二开口内鳍部与基底的接触面积较大，则位于第二开口内的鳍部传输半导体器件产生热量的能力较强，因此，有利于降低热量在半导体器件内的聚集。即：有利于降低半导体器件的自加热效应，提高半导体器件的使用寿命。

进一步，所述第一初始隔离材料膜和第二隔离材料膜之间还具有停止层，所述停止层作为形成第一开口的停止层，使得所形成的若干第一开口的深度差异性较小。所述第一开口用于后续容纳鳍部，使得位于第一开口的鳍部高度差异性较小，有利于提高半导体器件的性能。

进一步，形成第一开口之后，形成第二初始开口之前，在所述第一开口的侧壁形成保护层。所述保护层用于后续形成第二开口时，防止第一开口侧壁的隔离结构膜被去除，防止第一开口沿垂直于第一开口侧壁方向上的尺寸过大。所述第一开口用于后续容纳鳍部，因此，能够防止位于第一开口内的鳍部沿垂直于鳍部侧壁方向上的尺寸过大，有利于提高半导体器件的集成度。

附图说明

图1是鳍式场效应晶体管的结构示意图；

图2至图10是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

正如背景技术所述，所述鳍式场效应晶体管的自加热效应较严重。

图1是鳍式场效应晶体管的结构示意图。

请参考图1，基底100，所述基底100上具有鳍部101；位于基底100上的隔离层102，所述隔离层102顶部表面低于鳍部101的顶部表面，且覆盖鳍部101的部分侧壁。

上述鳍式场效应晶体管中，鳍式场效应晶体管在正常工作时会产生热量，即：鳍式场效应晶体管内会产生自加热效应(self–heatingeffect)。所述自加热效应产生的热量通常是由鳍部101传输至隔离层102和基底100，再经所述隔离层102和基底100释放至外界环境中。所述隔离层102的材料包括氧化硅，氧化硅的导热性能较差；鳍部101的材料包括硅，硅的导热性能较好，因此，所述自加热效应产生的热量通常大部分通过鳍部101传输至基底100，再经所述基底100释放至外界环境中。

然而，随着鳍式场效应晶体管集成度的不断提高，所述鳍部101沿垂直于鳍部101的延伸方向上的尺寸不断减小，使得所述鳍部101传输自加热效应产生热量的能力较弱，则聚集在鳍式场效应晶体管中积累的热量较多，将致使鳍式场效应晶体管的驱动电流减小、漏电流严重，影响半导体器件的使用寿命。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：去除部分隔离结构膜，形成第一开口；去除第一开口底部部分隔离结构膜，在所述第一开口底部形成第二开口，沿平行于基底表面方向上，第二开口的尺寸大于第一开口的尺寸；在所述第一开口和第二开口内形成鳍部。所述方法形成的半导体器件能够降低自加热效应，提高半导体器件的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图10是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图2，提供基底200；在所述基底200上形成初始隔离结构膜(图中未标出)。

在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括：锗、硅锗、绝缘体上硅或绝缘体上锗。

所述初始隔离结构膜用于后续形成隔离结构膜。

在本实施例中，所述初始隔离结构膜为叠层结构，所述初始隔离结构包括：位于基底200表面的第二隔离材料膜201、位于第二隔离材料膜201上的停止层203、以及位于停止层203上的第一初始隔离材料膜202。

在其他实施例中，所述初始隔离结构膜为单层结构，所述初始隔离结构膜的材料包括：氧化硅或者氮氧化硅；或者，所述初始隔离结构膜为叠层结构，所述初始隔离结构膜包括位于基底表面的第二隔离材料膜和位于第二隔离材料膜表面的第一初始隔离材料膜，所述第二隔离材料膜和第一初始隔离材料膜之间不具有停止层。

在本实施例中，所述第二隔离材料膜201的材料包括氧化硅，所述第二隔离材料膜201的形成工艺包括流体化学气相沉积工艺(fcvd，flowablechemicalvapordeposition)工艺或者等离子体增强化学气相沉积工艺。

在本实施例中，所述第一初始隔离材料膜202的材料包括氧化硅，所述第一初始隔离材料膜202的形成工艺包括流体化学气相沉积工艺(fcvd，flowablechemicalvapordeposition)工艺或者等离子体增强化学气相沉积工艺。

采用流体化学气相沉积工艺形成的第一初始隔离材料膜202的厚度较均匀，使得后续贯穿第一初始隔离材料膜202的第一开口的深度差异性较小。所述第一开口用于后续容纳鳍部，因此，位于第一开口内鳍部的高度差异性较小，有利于提高半导体器件的性能。

所述第一初始隔离材料膜202的厚度为：800埃～2000埃，第一初始隔离材料膜202的厚度决定形成的第一开口的深度。

在本实施例中，所述停止层203的材料为氮化硅。在其他实施例中，所述停止层的材料包括非晶硅。

在本实施例中，所述停止层203的材料和第一初始隔离材料膜202的材料不同，则所述停止层203和第一初始隔离材料膜202具有不同的刻蚀选择比，则后续去除部分第一初始隔离材料膜202时，能够停留在停止层203的顶部表面，使得所形成的第一开口的深度差异性较小。所述第一开口用于后续容纳鳍部，则位于第一开口内的鳍部的高度差异性较小，有利于提高半导体器件的性能。

所述停止膜203的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。

所述第一初始隔离材料膜202的顶部表面具有掩膜层(图中未标出)，所述掩膜层内具有掩膜开口204。

所述掩膜开口204用于定义后续形成的第一开口的位置和尺寸。

所述掩膜开口204沿后续鳍部宽度方向上的尺寸为：6纳米～20纳米，沿后续鳍部宽度方向上，所述掩膜开口的尺寸决定后续形成的第一开口的尺寸。

请参考图3，以所述掩膜层为掩膜，刻蚀所述第一初始隔离材料膜202(见图2)，直至暴露出停止层203，形成第一隔离材料膜252，所述第一隔离材料膜252具有贯穿第一隔离材料膜252的第一开口206；形成第一隔离材料膜和第一开口206之后，去除所述掩膜层。

所述隔离结构膜包括：位于基底200表面的第二隔离材料膜201和位于所述第二隔离材料膜201表面的第一隔离材料膜252，所述第一隔离材料膜252具有贯穿第一隔离材料膜252的第一开口206。

所述隔离结构膜用于后续形成隔离结构。

以所述掩膜层为掩膜，刻蚀所述第一隔离材料膜202的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

由于第一初始隔离材料膜202和停止层203的材料不同，则所述第一初始隔离材料膜202和停止层203具有不同的刻蚀选择比，使得刻蚀所述第一初始隔离材料膜202，能够停留在停止层203的表面，所形成的第一开口206的深度差异性较小。所述第一开口206用于后续容纳鳍部，使得位于第一开口内鳍部的高度差异性较小，有利于提高半导体器件的性能。

所述第一开口206的深度是由第一初始隔离材料膜202的厚度所决定，所述第一开口206的深度为：800埃～2000埃，所述第一开口206的深度决定后续位于第一开口206内鳍部的高度。

沿后续鳍部宽度方向上，所述第一开口206的尺寸是由掩膜开口204的尺寸所决定的。所述第一开口206沿鳍部宽度方向上的尺寸为：6纳米～20纳米。

去除所述掩膜层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

请参考图4，在所述第一隔离材料膜252表面、以及第一开口206的侧壁和底部形成保护膜207。

所述保护膜207的材料包括：氮化硅。所述保护膜207的形成工艺包括：化学气相沉积工艺或者原子层沉积工艺。

所述保护膜207用于后续形成保护层。

请参考图5，去除第一隔离材料膜252表面和第一开口206底部的保护膜207(如图4所示)，在第一开口206的侧壁形成保护层208。

去除第一隔离材料膜252上和第一开口206底部的保护膜207的工艺包括：干法刻蚀工艺。

所述保护层208的材料包括：氮化硅。所述保护层208用于后续去除第一开口206底部第二初始开口侧壁的第二隔离结构膜201时，防止第一开口206侧壁的第一隔离材料膜252被去除，使得第一开口206沿后续鳍部宽度方向上的尺寸不被扩大，所述第一开口206沿后续鳍部宽度方向上的尺寸相对较小，有利于提高半导体器件的集成度。

请参考图6，形成所述保护层208之后，去除第一开口206底部的停止层203；去除第一开口206底部的停止层203之后，去除所述第一开口206底部的第二隔离材料膜201，直至暴露出基底200，形成贯穿第二隔离材料膜201的第二初始开口210。

去除第一开口206底部的停止层203的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。

去除所述第一开口206底部的停止层203，有利于暴露出第二隔离材料膜201，进而有利于后续形成第二初始开口210。

去除第一开口206底部的第二隔离材料膜201的工艺包括：干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括ch4和chf3，ch4的流量为8标准毫升/分钟～500标准毫升/分钟，chf3的流量为30标准毫升/分钟～200标准毫升/分钟射频为100瓦～1300瓦，直流电压为80伏～500伏，时间为4秒～500秒，压强为10毫托～2000毫托。

所述第二初始开口210底部暴露出基底200的表面，有利于后续采用外延生长工艺形成鳍部材料层。

请参考图7，去除所述第二初始开口210侧壁部分第二隔离材料膜201，在所述第一开口206底部形成第二开口230，沿平行于基底200表面的方向上，第二开口230的尺寸大于第一开口206的尺寸。

去除所述第二初始开口210侧壁部分第二隔离材料膜201的工艺包括：湿法刻蚀工艺。

所述第二开口230沿后续鳍部宽度方向上的尺寸为：10纳米～30纳米。

在去除所述第二初始开口210侧壁的第二隔离材料膜201的过程中，由于第一开口206的侧壁被保护层208覆盖，使得第一开口206侧壁的第一隔离材料膜202不被去除，使得第一开口206沿平行于基底200表面的方向上不被进一步扩大，有利于提高半导体器件的集成度。

半导体器件在正常工作时产生热量，由于所述第二开口230位于第一开口206底部，且平行于基底200表面的方向上，所述第二开口230的尺寸大于第一开口206的尺寸，使得第二开口230与基底200的接触面积较大，则后续位于第二开口230内鳍部传输所述热量的能力较强，有利于降低半导体器件的自加热效应，防止热量在半导体器件内聚集，有利于提高半导体器件的使用寿命。

所述第二开口230底部暴露出基底200表面，一方面有利于后续外延生长鳍部材料层；另一方面，有利于半导体器件工作产生的热量传输至基底200，降低自加热效应。

请参考图8，所述第一开口206和第二开口210内、以及第一隔离材料膜252表面形成鳍部材料层211。

在本实施例中，所述鳍部材料层211的材料为硅锗。在其他实施例中，所述鳍部材料层的材料包括：硅。

所述鳍部材料层211的形成工艺包括：外延生长工艺。

所述鳍部材料层211用于后续形成鳍部。

请参考图9，平坦化所述鳍部材料层211，直至暴露出第一隔离材料膜252的顶部表面，在所述第一开口206(见图7)和第二开口230(见图7)内形成鳍部212。

平坦化所述鳍部材料层211的工艺包括：化学机械研磨工艺。

由于沿平行于基底200方向上，第二开口230的尺寸大于第一开口206的尺寸，因此，第二开口230的鳍部212与基底200的接触面积较大，则第二开口230内鳍部212将热量传输至基底200的能力较强，有利于降低自加热效应，防止热量在半导体器件内聚集，提高半导体器件的使用寿命。

请参考图10，去除所述第一隔离材料膜252(见图9)，暴露出第一开口206内鳍部212的侧壁；去除第一隔离材料膜252之后，去除所述保护层208(如图9所示)。

在去除第一隔离层205的过程中，第一隔离材料膜252与停止层203的材料不同，使得去除第一隔离材料膜252时，能够停止在所述停止层203的顶部表面，使得暴露出鳍部212的高度差异性较小，有利于提高半导体器件的性能。

去除所述第一隔离材料膜252的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

去除保护层208的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

所述第二隔离材料膜201和停止层203作为隔离结构，所述隔离结构用于实现半导体不同器件之间的电隔离。

形成所述隔离结构之后，所述形成方法还包括：形成横跨鳍部212的栅极结构；在所述栅极结构两侧的鳍部212内形成源漏掺杂区。

相应的，本发明实施例还提供一种用上述方法所形成的半导体结构，请参考图10，包括：

基底200；

位于基底200上鳍部212，沿平行于基底200表面的方向上，所述鳍部212的底部尺寸大于顶部尺寸；

位于基底200上的隔离结构，所述隔离结构的顶部表面低于鳍部212的顶部表面，且覆盖鳍部212的部分侧壁。

所述鳍部212底部沿鳍部212宽度方向上的尺寸为：10纳米～30纳米。

所述鳍部212顶部沿鳍部212宽度方向上的尺寸为：6纳米～20纳米。

所述隔离结构包括第二隔离材料膜201和位于第二隔离材料膜201表面的停止层203；所述停止层203的材料包括：氮化硅；所述第二隔离材料膜201的材料包括：氧化硅。

所述鳍部212的顶部表面到停止层203的距离为：800埃～2000埃。

所述半导体结构还包括：横跨鳍部212的栅极结构；分别位于所述栅极结构两侧鳍部212内的源漏掺杂区。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。