电子设备的制作方法

本公开涉及电子芯片领域，并且具体地涉及一种包括互连电子芯片堆叠的设备。

背景技术：

某些电子芯片(如银行卡芯片)可以包含很可能被剽窃者觊觎的机密数据。这种机密数据可以包含在位于芯片的前表面侧上的电路中。为了获得该数据，剽窃者可以从芯片的后侧来实施攻击。

在一种攻击类型(称为蚀刻攻击)中，剽窃者蚀刻芯片的后侧的一部分。剽窃者例如通过使用离子束从此蚀刻部分中形成具有几微米宽的腔，该离子束延伸朝向前侧直到已经到达这些电路。然后在这些腔中创建具有电路元件的电子触头，并且剽窃者使用这些触头来分析操作中的芯片。

在另一种类型的攻击中，剽窃者例如使用激光脉冲来扫描芯片的后侧。激光的影响会干扰芯片操作。观察这类干扰对电路活动的影响，使得剽窃者能够成功地完成攻击。为了干扰芯片操作，剽窃者还可以借助于与后侧接触的探针来施加正电势或负电势，或者借助于被安排靠近后侧的线圈来感应电路元件中的电流或电压。这种类型的攻击被称为故障注入攻击。

这种包括机密数据的芯片可以包括在互连芯片堆叠中。

在此考虑保护包含在互连芯片堆叠中的芯片免受攻击，并且具体地免受后侧攻击。

技术实现要素：

由此，实施提供了一种设备，该设备包括：第一芯片，该第一芯片具有前侧和后侧；第二芯片，该第二芯片与该第一芯片堆叠，并且位于该第一芯片的该后侧上；以及第一环，该第一环包括：第一通孔和第二通孔，均位于该第一芯片中并且均具有在该第一芯片的该前侧上的第一端以及在该第一芯片的该后侧上的第二端；第一轨道，该第一轨道连接该第一通孔和该第二通孔的这些第一端，并且位于该第一芯片中在其前侧上；以及第二轨道，该第二轨道连接该第一通孔和该第二通孔的这些第二端，并且位于该第二芯片中，该第一芯片包括用于检测该第一环的电气特性的第一电路。

根据实施例，该第一芯片包括在其后侧上的该第一焊盘和该第二焊盘，该第一焊盘连接至该第一通孔，该第二焊盘连接至该第二通孔；并且，该第二芯片包括连接至该第二轨道的第三焊盘和第四焊盘，该第一焊盘焊接至该第三焊盘，该第二焊盘焊接至该第四焊盘。

根据实施例，该检测电路能够检测该第一环的以下电气特性中的至少一项：缺乏该第一环的电连续性；该第一环的电阻值与参考值之差；以及电脉冲流过该第一环所花费的时间与参考持续时间之差。

根据实施例，该第一环进一步至少包括位于该第一芯片中的第三通孔和第四通孔，该第一环交替地穿过该第一芯片和该第二芯片。

根据实施例，该第一轨道具有蛇形图案。

根据实施例，该第二轨道具有蛇形图案。

根据实施例，该第二芯片具有前侧并且具有面向该第一芯片的后侧，该第二轨道位于该第二芯片的该前侧上，该第二芯片包括：第五通孔和第六通孔，该第五通孔和第六通孔将该第二轨道连接至该第一通孔和该第二通孔；以及第二电路，该第二电路用于检测该第一环的电气特性。

根据实施例，该设备进一步包括至少一个第二环，该至少一个第二环包括：第七通孔和第八通孔，均位于该第一芯片中并且均具有在该第一芯片的该前侧上的第一端以及在该第一芯片的该后侧上的第二端；以及第三轨道，该第三轨道连接该第七通孔和该第八通孔的这些第一端，并且位于该第一芯片中在其前侧上；以及第四轨道，该第四轨道连接该第一通孔和该第二通孔的这些第二端，并且位于该第二芯片中。

根据实施例，该第二芯片包括用于检测该第二环的电气特性的第三电路。

根据实施例，该第一电路能够检测该第一环和该第二环的电气特性。

根据实施例，该第一电路能够检测该第一环和该第二环的以下电气特性中的至少一项：该第一环与该第二环之间的电连续性；以及该第一环的电阻与该第二环的电阻之差。

根据实施例，该第一电路能够触发对策的实施，该对策旨在当检测到该电气特性时停止对该第一芯片的攻击。

根据本申请的方案，可以保护包含在互连芯片堆叠中的芯片免受攻击。

前述和其他特征和优点将结合附图在具体实施例的以下非限制性描述中详细讨论。

附图说明

图1是包括电子芯片堆叠的设备的示例的简化截面图；

图2是包括电子芯片堆叠的设备的实施例的简化截面图；

图3是透视图，展示了根据实施例的包括电子芯片堆叠的设备的保护元件；

图4是包括电子芯片堆叠的设备的替代性实施例的简化截面图；

图5是包括电子芯片堆叠的设备的另一个替代性实施例的简化截面图；

图6是包括电子芯片堆叠的设备的另一个替代性实施例的简化截面图；

图7是包括电子芯片堆叠的设备的另一个替代性实施例的简化截面图；并且

图8是图示，展示了一种控制包括电子芯片堆叠的设备的方法的实施例的示例。

具体实施方式

相同元件在各个附图中以相同的参考标号标示，并且各个附图并不按比例绘制。为清楚起见，仅示出并详述对于理解所描述的实施例有用的那些步骤和元件。具体地，已经详述了包括在所描述的设备的芯片中的电路，具体地能够包含要保护的机密数据的电路。进一步，所描述的设备包括尚未详述其形成的检测电路。基于本说明书的功能声明，形成这种检测电路实际上在本领域技术人员的能力范围内。

在下面的描述中，在引用限定绝对位置如术语“高的”、“低的”等，或相对位置如术语“在...之上”、“在...之下”、“上面的”、“下面的”等术语时，参照相关元件在相关附图种的取向，应当理解，在实践中所描述的设备可以被不同地取向。

图1是简化截面图，展示了包括电子芯片堆叠的设备1的示例。设备1包括芯片3和位于芯片3之上的芯片5。芯片3和5中的每一个具有上部分中的前侧和下半部分中的后侧。芯片3由此位于芯片5 的后侧上。

芯片3包括半导体衬底7。衬底7包括部件的在其上表面侧(或前侧)的半导体元件，如电路的未示出的晶体管或二极管。芯片3进一步包括在其上表面侧上覆盖衬底7的互连层8。互连层8包含绝缘层内的导电轨道(未示出)，这些导电轨道连接芯片3的电路的部件。进一步，芯片3包括互连层8的上表面上的通过层8的轨道电连接至芯片3的电路的焊盘9。

芯片5包括半导体衬底13。芯片5包括位于其前侧上的电路，这些电路包括在衬底13的上表面侧上形成在衬底13的内部和顶部上的部件。芯片5包括在其上表面侧(或前侧)上覆盖衬底13的互连层 14。互连层14包含绝缘层内的导电轨道(未示出)，这些导电轨道连接芯片5的电路的部件。芯片5进一步包括通孔15。“通孔”在此指从衬底的上表面完全穿过衬底13到衬底的下表面(或后侧)的导电通孔。通孔15中的每一个通孔具有前侧上的通过层14的轨道连接至芯片5的电路的端，并且具有后侧上的连接至位于上部芯片5的后侧上的焊盘17的端。上部芯片5的每个焊盘17焊接至下部芯片3的焊盘9。在焊盘9和17之间可以提供填充材料18，以便执行焊接。由此获得芯片3的电路与芯片5的电路之间的连接。

在此考虑在上部芯片5的电路包含剽窃者所觊觎的机密数据的情况。在芯片3存在于芯片5的后侧上的情况下，剽窃者无法攻击芯片 5的后侧。为了获得所觊觎的数据，剽窃者由此应当首先分离焊盘9 和17，以便移除芯片3并且访问芯片5的后侧。剽窃者然后可以从芯片5的后侧实施攻击。在攻击期间，剽窃者将芯片5连接至电源，以便将其设置为操作模式。剽窃者可以进一步将焊盘9和17与导电线重新电连接，以便恢复两个芯片之间的电连接同时保持访问芯片5的后侧。

在此期望当芯片使其后侧面对堆叠的另一个芯片时，在包括芯片堆叠的设备中保护芯片免受来自其后侧的攻击。

图2是包括电子芯片堆叠的设备的实施例的简化截面图。图2 的设备包括与图1的设备1相同的元件，以基本上相同的方式进行布置。下文将不会再次详述两个设备共同的元件。

设备20的上部芯片5包括两个附加导电通孔30A和30B。通孔 30A和30B中的每一个通孔具有位于芯片5的前侧上的分别为32A， 32B的端以及位于芯片5的后侧上的分别为34A，34B的另一个端。通孔30A和30B的上端32A和32B通过位于芯片5的互连层14中的导电轨道36电连接在一起。通孔30A和30B的下端34A和34B通过位于下部芯片3的互连层8中的导电轨道38电连接在一起。在所示出的示例中，上部芯片5包括两个附加焊盘17A和17B，这两个附加焊盘位于上部芯片5的后侧并分别连接至通孔30A和30B的端34A 和34B。进一步，下部芯片3包括两个附加焊盘9A和9B，这两个附加焊盘位于芯片3的前侧并分别连接至轨道38的第一端和第二端，焊盘17A和17B分别焊接至焊盘9A和9B。该设备由此包括导电环39，该导电环39包括通过轨道36和38串联连接的通孔30A和30B。

上部芯片5进一步包括被配置成用于监测环39的电气特性(例如，环39的电连续性的缺乏)的检测电路40。

在正常操作中，下部芯片3存在于上部芯片5的后侧上防止剽窃者访问芯片5的后侧来实施攻击。环39是完好的，并且电路40未检测到攻击。

在旨在从上部芯片5中获得机密数据的攻击尝试期间，剽窃者移除下部芯片3来访问芯片5的后侧。为了实现这种情况，剽窃者将芯片5的焊盘17，17A，17B与芯片3的焊盘9，9A，9B分离。由于环39的一部分包括在下部芯片3中的事实，因此环39被损坏。当芯片5被剽窃者设置回操作模式来分析其操作时，电路40检测到环39 的干扰，然后发射报警信号A。在芯片5中生成报警信号之后，采取对策来停止攻击，例如通过破坏机密数据或通过停止芯片5的电路操作。

设备20的芯片5由此被保护免受来自其后侧的攻击。

作为示例，下部芯片3具有大于或等于上部芯片5的横向尺寸的横向尺寸，并且芯片5的整个后侧面向芯片3。作为变体，芯片3位于芯片5的后侧的仅与芯片5的要保护的关键电路相对应的部分的相反侧。

作为示例，为了能够检测环39的不连续性，检测电路40被放置成与环39的导电部分串联，将期望检测该导电部分的电气特性。换言之，电路40包括在环39中。作为示例，检测电路40位于定位在轨道36上的节点42和44之间，以便干扰轨道36。作为变体，检测电路位于轨道36与通孔30A的端32A之间或者位于轨道36与通孔 30B的端32B之间。

检测电路40然后被配置成用于检测环39的位于检测电路40外部的导电部分的电气特性。作为变体，与监测环39的电连续性相反，检测电路40可以能够监测环39的一个或多个其他电气特性，例如，将环39的在节点42和44之间的电阻值与参考值进行比较，或者还将电路40发射的电脉冲流过环的时间与参考持续时间进行比较。这种变体的优点是，它们能够检测到芯片3和5在已经被分离之后已经由导电线重新链接，这无法通过对环39的电连续性的简单验证来检测。

图3是透视图，更详细地展示了图2的设备的环39的实施例。图3中仅示出了轨道36和38、通孔30A和30B、以及电路40。互连层8和14已经由两个平行平面示意性地表示。

作为示例，上层5的轨道36在俯视图中具有在基本上平行于芯片的上表面的平面中安排的蛇形形状。蛇形可以在芯片的位于芯片电路互连轨道的金属层级之上的金属层级上被安排。作为示例，在俯视图中，芯片5的要保护的关键电路被部分地或全部地安排在芯片的具有在其中延伸的蛇形图案的区域中。作为示例，关键电路被部分地或全部地安排在芯片的在俯视图中每个点都位于轨道36的以小于5μm 的距离(优选地小于2μm)隔开的两部分之间的区域。

轨道36的这种布局的优点是其使能够进一步保护芯片5免受来自其前侧的可能的攻击。实际上，如果剽窃者旨在通过互连层14访问芯片5的关键电路的部件，则这将不可避免的干扰轨道36，并且电路40将检测到攻击。上部芯片5由此由单个电路40有利地保护免受来自其前侧的攻击以及免受来自其后侧的攻击两者。由此使用特别小数量的部件来获得对上部芯片5的保护。

在图3的示例中，下部芯片3的轨道38还在俯视图中具有例如与轨道36的蛇形形状完全相同或相似的蛇形形状。

这使能够仍然借助于相同的电路40来保护芯片5免受这样的攻击：剽窃者将尝试例如通过在下部芯片3中蚀刻通口来移除下部芯片3的仅一部分以便在不分离这两个芯片的情况下访问芯片5的后侧的一部分。由于轨道38的蛇形图案，因此，在这种攻击尝试期间，剽窃者将不可避免地干扰轨道38，并且攻击将由此被电路40检测到。

作为示例，在俯视图中，芯片5的要保护的关键电路被部分地或全部地安排在与芯片3的具有轨道38的在其中延伸的蛇形图案的区域相反的区域中。为了通过芯片5的后侧访问其关键电路的部件，剽窃者应当从芯片3中移除一部分，该一部分的横向尺寸大于访问剽窃者在他/她想要从芯片5的前侧攻击其时将形成的部件的横向尺寸。由此，蛇形38可以比蛇形36宽松，例如，芯片5的关键电路被部分地或全部地安排在具有每个点在俯视图中位于轨道38的以小于50μm (优选地小于20μm)的距离隔开的两部分之间的区域中。作为变体，蛇形38和蛇形36是类似的，芯片5的关键电路被部分地或全部地安排在具有每个点在俯视图中位于轨道38的以小于5μm(优选地小于 2μm)的距离隔开的两部分之间的区域中。

图4是图2的设备20的替代性实施例的简化截面图。图4更具体地展示了包括与图2的设备20的相似地安排的元件类似的元件的设备20A。下文将不会再次描述两个设备共同的元件。在下文中，将仅突显出设备20A和20之间的差异。

在设备20A中，环39包括位于芯片5中的附加导电通孔30C和 30D。通孔30C和30D中的每一个具有在芯片5的前侧上的分别为 32C和32D的端，以及在芯片5的后侧上的分别为34C和34D的另一个端。通孔30C和30D的端32C和32D通过位于芯片5的互连层 14中的附加轨道36A连接。端34C和34D连接至位于芯片5的后侧上的分别为17C和17D的附加焊盘。

芯片3的轨道38已经被位于互连层8中的轨道38A和38B代替。进一步，芯片3包括位于芯片3的前侧上的附加焊盘9C和9D。轨道 38A将焊盘9A连接至焊盘9C，并且轨道38B将焊盘9B连接至焊盘 9D。焊盘9C和9D分别焊接至焊盘17C和17D。

设备20A的环39由此包括通过轨道36，36A，38A，38B串联连接的四个通孔30A，30B，30C，30D。贯穿环39，轨道36，36A，38A， 38B交替地位于上部芯片5和下部芯片3中。换言之，环39的期望监测其电气特性的部分多次交替地穿过芯片5和芯片3。

在所示出的示例中，尽管芯片5包括安排在芯片5中的四个通孔 30A，30B，30C，30D，但是其他示例是可能的：环39包括交替地位于上部芯片5和下部芯片3中的通过轨道串联连接的大于四的偶数数量个通孔。

图4的实施例的优点是：其使能够加强保护芯片5免受攻击。实际上，如上文所指示的，觊觎上部芯片5的机密数据的剽窃者可以在将芯片3和5分离之后尝试例如使用导电线重新连接它们，以便在保留对上部芯片5的后侧的访问的同时保持两个芯片之间的电连接。由此，将恢复环39的电连续性，这将防止电路40检测到攻击。然而，由于将要重新连接的通孔的数量很大，因此这种重新连接非常难以执行。由此，图4的设备20A相比于图2的设备20具有加强的保护等级。

图5是图2的设备20的另一个替代性实施例的简化截面图。图5 更具体地展示了包括与图2的设备20的相似地安排的元件类似的元件的设备20B。下文将不会再次描述设备20和20B共同的元件。在下文中，将仅突显出设备20和20B之间的差异。

设备20B包括附加环39A，该附加环包括两个附加导电通孔30E 和30F，这两个附加导电通孔包括在上部芯片5中。通孔30E和30F 具有在前侧上的对应的端32E和32F以及在后侧上的对应的端34E 和34F。端34E和34F连接至位于芯片5的后侧上的分别为17E和 17F的附加焊盘。环39A进一步包括附加轨道36B，该附加轨道位于上部芯片5的互连层14中并且连接通孔30E和30F的端32E和32F。环39A进一步包括轨道38C，该轨道包括在下部芯片3的互连层8中。轨道38C互连附加焊盘9E和9F，这些附加焊盘被安排在芯片3的前侧上并分别焊接至焊盘17E和17F。

设备20B的环39A由此包括在上部芯片5中串联连接的以及采用以下顺序的通孔30E、轨道36B、和通孔30F，以及在下部芯片3中的轨道38C。

在此示例中，检测电路40不仅被放置成与如之前所描述的环39 的导电部分串联，还被放置成与环39A的导电部分串联。换言之，电路40包括在环39A中。作为示例，检测电路40位于定位在轨道36B 上的节点42A和44A之间，以便干扰轨道36B。作为变体，检测电路位于轨道36B与通孔30E的端32E之间或者位于轨道36B与通孔 30F的端32F之间。

检测电路40然后被配置成用于检测环39A的位于检测电路40外部的导电部分的电气特性。作为示例，设备20B的检测电路40被配置成用于检测两个环39和39A的组件的电气特性，例如，环39和 39A之间的电连接的存在，或者例如，环39在节点42和44之间的电阻与环39A在节点42A和44B之间的电阻之差。

图5的实施例的优点是：其使能够加强保护芯片5免受攻击。实际上，如果觊觎上部芯片5的机密数据的剽窃者在将芯片3和5分离之后尝试例如使用导电线重新连接它们，则他/她可能结束创建环之间的电连接(如短路)或创建环的电阻之差。当剽窃者将芯片5设置回操作中以便实施攻击时，这由电路40检测到。

图6是图2的设备20的另一个替代性实施例的简化截面图。图6 更具体地展示了包括与图2的设备20的元件类似的元件的设备20C。下文将不会再次描述两个设备共同的元件。在下文中，将仅突显出设备20C和20之间的差异。

设备20C与图2的设备20的差异本质上在于：在设备20C中，下部芯片3使其后侧面向上部芯片5的后侧。换言之，在设备20C中，芯片3的前侧与其下表面相对应，并且芯片3的后侧与其上表面相对应。

芯片3的焊盘9已经被位于其后侧上的焊盘17’代替。焊盘17’通过导电通孔15’连接至下部芯片3的电路。下部芯片3的焊盘17’焊接至上部芯片5的焊盘17。

芯片3进一步包括两个导电通孔30A’和30B’。通孔30A’和30B’完全穿过其上表面和下表面之间的衬底7。

通孔30A’和30B’具有在芯片3的前侧上的对应端32A’和32B’以及在后侧3上的对应端34A’和34B’。

端32A’和32B’由位于下部芯片3的互连层8中的附加轨道38D 互连。通孔30A’和30B’的端34A’和38B’连接至位于下部芯片3的后侧上的附加焊盘17A’和17B’。下部芯片3的焊盘17A’和17B’分别焊接至上部芯片5的焊盘17A和17B。设备20C由此包括环39，该环包括在芯片5中串联的以及采用以下顺序的通孔30A、轨道36、和通孔30B；以及在芯片3中的通孔30B’、轨道38D、和通孔30A’。

下部芯片3进一步包括能够监测环39的电气特性的附加检测电路60。电路60例如与电路40完全相同或相似。作为示例，为了检测环39的不连续性，检测电路60被放置成与环39的导电部分串联，将期望检测该导电部分的电气特性。换言之，电路60包括在环39内。作为示例，检测电路60位于定位在轨道38D上的节点62与64之间，以便干扰轨道38D。作为变体，检测电路位于轨道38D与通孔30A’的端32A’之间或者位于轨道38D与通孔30B’的端32B’之间。

作为示例，检测电路40包括旁路开关66，该旁路开关耦合节点 42和44、使能够连接节点42和44，以便确保电路40内的环39的电连续性。类似地，检测电路60可以包括旁路开关68，该旁路开关耦合节点62和64、使能够连接节点62和64，以便确保电路60内的环 39的电连续性。检测电路40和检测电路60中的每一个可以具有检测阶段，在该检测阶段期间检测电路将其旁路开关(分别为66和68) 控制为非导通状态，并且监测环39的位于检测电路外部的部分的电气特性。电路40和60然后被配置以使得电路40的旁路开关66在电路60的检测阶段期间接通，并且使得电路60的旁路开关68在电路 40的检测阶段期间接通，电路40和60的检测阶段分离。

在此更具体地考虑下部芯片3的电路和上部芯片5的电路包含机密数据的情况。

在正常操作中，下部芯片3的后侧上的上部芯片5的存在防止剽窃者访问芯片3的后侧以便对芯片3实施攻击，并且上部芯片5的后侧上的下部芯片3的存在防止剽窃者访问芯片5的后侧以便对芯片5 实施攻击。环39是完好的，并且检测电路40和60未检测到攻击。

在旨在获得存在于下部芯片3中的机密数据的攻击尝试中，剽窃者移除下部芯片3来访问下部芯片3的后侧。剽窃者然后尝试操作芯片3。环39被干扰或被修改，检测电路60生成报警信号A1，该报警信号触发旨在击败对下部芯片3的攻击的对策。

类似地，如果剽窃者尝试操作芯片5以便分析其操作，则电路40 检测环39的干扰或修改，并且触发旨在击败对芯片5的攻击的对策。

由此，在设备20C中，保护芯片5和3中的每一个免受来自其后侧的攻击。

图7是图6的设备20C的替代性实施例的简化截面图。图7更具体地展示了包括与图6的设备20C的相似地安排的元件类似的元件的设备20D。下文将不会再次描述两个设备共同的元件。在下文中，将仅突显出设备20D和20C之间的差异。

设备20D包括附加环39A和用于检测环39A的电气特性的电路 60A。检测电路60A例如与检测电路40完全相同或相似。在所示出的示例中，已经省略了图6的设备20C的检测电路60。

环39A具有位于芯片5中的部分。此部分类似于环39A的位于图 5的设备20B的芯片5中的部分，即，环39A包括两个附加通孔30E 和30F、以及轨道36B，该轨道包括在将通孔30E和30F的端32E和 32F连接至位于芯片5的后侧上的对应的焊盘17E和17F的互连层14 中。

环39A进一步包括两个附加通孔30E’和30F’，这两个附加通孔包括在下部芯片3中。通孔30E’和30F’具有在其前侧上的对应的端 32E’和32F’以及在其后侧上的对应的端34E’和34F’。端34E’和34F’连接至位于芯片3的后侧上的分别为17E’和17F’的附加焊盘。环39A 进一步包括附加轨道38E，该附加轨道位于上部芯片5的互连层8中并且连接通孔30E’和30F’的端32E’和32F’。焊盘17E’和17F’分别焊接至焊盘17E和17F。

设备20D的环39A由此包括在芯片5中串联连接的以及采用以下顺序的通孔30E、轨道36B、和通孔30F；以及在芯片3中的通孔30F’、轨道38E、和通孔30E’。

在由此获得的设备20D中，环39和检测电路40保护上部芯片5 免受来自其后侧的攻击，并且环39A和检测电路60A保护下部芯片3 免受来自其后侧的攻击。

图8是图示，展示了一种控制包括电子芯片堆叠的设备的方法的实施例的示例。此方法可以由检测电路实施(如之前所描述的检测电路40，60，或60A之一)，以便通过监测环(如之前所描述的环39 和39A)的电气特性来检测对设备的芯片的可能攻击。

该方法开始于步骤80(开始，START)，该步骤例如与包括检测电路的芯片到电源的连接相对应。该方法结束于步骤82(初始化， INIT)或者步骤84(错误，ERR)。步骤82与芯片电路的正常开始相对应，用于例如通过使用芯片的机密数据来执行提供给芯片的功能。步骤82仅当没有检测到攻击时实施。步骤84与实施旨在抗衡攻击的对策相对应。

在步骤80之后，该方法包括步骤86(连续性，CONT)，在该步骤处测试检测电路的被监测的环的电连续性。如果检测到不连续性，则实施对策步骤84。否则，该方法执行步骤88(电阻，RES)。

在步骤88处，被监测的环的电阻通过检测电路与参考值进行比较。在不存在攻击时，参考值例如与环的电阻相对应。参考值可以与另一个环的电阻相对应，例如，在图5的实施例中，被监测的环是环 39，并且参考值是附加环39A的电阻值。如果环的电阻与参考值之差的绝对值超过阈值，则实施对策步骤84。否则，该方法执行步骤90 (时间，TIME)。

在步骤90处，检测电路在被监测的环中发射电脉冲。例如，检测电路向被监测的环施加在低电势值与高电势值之间的上升电势边缘。检测电路与脉冲流过被监测的环所花费的时间的参考持续时间进行比较。在不存在攻击时，参考持续时间例如与传播时间相对应。参考持续时间可以与脉冲流过另一个环所花费的时间相对应，例如，在图5的实施例中，被监测的环是环39，并且参考持续时间是脉冲流过附加环39A所花费的时间。如果传播时间与参考持续时间之差的绝对值大于阈值，则该方法进行到对策步骤84。否则，在步骤82处，芯片正常开始。

步骤86使能够检测使芯片分离的剽窃者进行的攻击。剽窃者然后可能想要在维持访问期望被攻击的后侧的同时恢复芯片之间的连接。新连接修改了环电阻和/或脉冲流过环所花费的时间。攻击然后在步骤88或90处检测到，并且然后被抗衡。监测环的多个电气特性的优点是：由此获得特别高的保护等级。

作为变体，连续验证的电气特性的数量可能不同于3。进一步，环的特性的连续验证的顺序可能不同于图8的示例中已经描述的。

已经描述了具体实施例。本领域技术人员将容易想到各种替换、修改和改进。具体地，尽管关于图3所描述的轨道36和38具有安排在位于电路互连轨道层之上的平面中的蛇形形状，但是该蛇形可以部分地或全部地位于互连轨道之间。进一步，尽管已经描述了蛇形形状，但是任何其他适合的轨道形状是可能的。

进一步，尽管所描述的实施例包括一个或两个环，但是可能提供多于两个环。

进一步，尽管所描述的实施例包括两个芯片，但是可以提供包括多于两个芯片堆叠的设备。

在上文已描述具有不同变体的各种实施方式。应注意的是，在不表现创造性步骤的前提下本领域技术人员可以组合各种实施例的各种元件。具体地，关于图4至图7所描述的环39，39A的轨道36A， 36B，38A，38B，38C，38D的蛇形形状可以如关于图3所描述的轨道36和38的蛇形形状。

进一步，关于图5，图6和图7所描述的环39，39A中的每一个可以包括多于两对附加通孔，这些通孔如关于图4所描述的由交替地安排在下部芯片3和上部芯片5中的轨道串联连接。

进一步，可以提供一种包括两个芯片堆叠的设备，每个芯片使其后侧面向另一个芯片，该设备包括如关于图7所描述的两个环39， 39A，两个芯片中的每一个包括用于检测两个环的电气特性的电路(如关于图5而描述的检测电路40)，如关于图6所描述的两个检测电路为了单个共用环而共用两个环。

这种变更、修改和改进旨在是本公开的一部分，并且旨在在本实用新型的精神和范围内。因此，前面的描述仅是示例性的并不旨在为限制性的。本实用新型仅如在以下权利要求书及其等效物中所限定的那样进行限制。