一种碳化硅MOS管，属于半导体制造技术领域。
背景技术：
第一代的半导体材料以硅、锗为代表，随着半导体技术的不断发展，目前以碳化硅材料为代表的第三代半导体材料已经受到广泛应用。相比较以硅、锗为代表第一代半导体材料，以碳化硅材料为代表的第三代半导体材料具有禁带宽且耐高温、高电压的优点，从而大大的提高了半导体器件的性能和品质。
以常见的沟槽式MOS为例，沟槽式MOS管的结构如图9所示，包括N+型衬底10，在N+型衬底10的上方依次设置有N型漂移区9、P型基区8、在P型基区8的上表面并排开设有若干沟槽3，沟槽3穿过P型基区8进入N型漂移区9，在沟槽3的外圈形成N+型源区5，在沟槽3的顶部设置顶层氧化层2，形成MOS结构，并在顶层氧化层2的上部和N+型衬底10的下部分别设置顶层金属层1和底层金属层11，然后引出MOS管的栅极、源极、和漏极。
在现有技术中，MOS管中的N型漂移区9的掺杂浓度和厚度是按照MOS管在连接外部高电压时，N型漂移区9和P型基区8之间形成的PN结上下空乏时所承受的电压而设计的，因此N型漂移区9的阻抗也随之确定。在现有技术中，MOS管在连接外部高电压时，在MOS管内部会形成漏流，为提高MOS管连接外部高电压时PN空乏时所承受的电压，N型漂移区9的掺杂浓度往往较低，因此也同时导致了N型漂移区9的阻抗较高，即电流的导通效率较低。
技术实现要素：
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种通过设置保护区，在连接外部高电压时保护区与漂移区之间形成PN结形成空乏区，从而大大降低了连接外部高电压时漏流的碳化硅MOS管。
本实用新型解决其技术问题所采用的技术方案是：包括碳化硅类型的衬底以及衬底上方的漂移区，在漂移区的上方依次形成基区、源区以及顶层氧化层，设置有穿过源区、基区并进入漂移区的沟槽，在沟槽内填充多晶硅并形成MOS结构，其特征在于：所述的基区和源区连接相邻的沟槽，在相邻的沟槽之间开设有接触孔，接触孔自上而下穿过顶层氧化层、源区并进入基区，接触孔中填充有导体将相应位置的源区及基区连接，在漂移区中设置有多个半导体类型与漂移区相反的保护区，保护区位于沟槽下部的漂移区中。
优选的，在所述顶层氧化层的上方设置有顶层金属层。
优选的，在所述衬底的下方设置有底层金属层。
优选的，所述的衬底为N+型衬底，所述的漂移区为N型漂移区，所述的基区为P型基区，所述的源区为N+型源区。
优选的，在所述沟槽中填充有多晶硅。
优选的，所述的沟槽进入漂移区的深度为0.1~0.5μm。
优选的，所述的接触孔进入基区的深度为0.1~0.5μm。
优选的，所述的保护区与沟槽上下一一对应。
与现有技术相比，本实用新型所具有的有益效果是：
1、通过在沟槽的下方间隔设置保护区，保护区与其周围的漂移区之间形成PN结，因此在MOS管不导通时保护区与其周围的漂移区之间形成PN结形成空乏区，从而大大降低了本碳化硅MOS管连接外部高电压时的漏流。因此在进行芯片设计时可以加大漂移区的掺杂浓度并可减小其厚度，达到降低漂移区阻值以及提升电流密度及功率效能的目的。同时由于保护区的存在可有效减小芯片的栅极与漏极之间的电容值。
2、通过本制造方法，克服了现有工艺中制造碳化硅类型的半导体芯片时对工艺要求极为苛刻的不足，采用开设沟槽以及制作外延磊晶的技术实现N型漂移层、沟槽下部P型区以及P型基区、 N+型源区的制作，克服目前必须使用高温高能离子注入及高温退火不能达成的现状，大大降低了碳化硅半导体对工艺的要求，应用性更广。同时可以根据设计的要求对沟槽下部P型区的浓度、位置任意调整已达到最佳的设计方案。
3、本实用新型适用于其它沟槽式元件相类似的架构，具有应用广泛的有益效果。
4、本实用新型不局限碳化硅类的材料，硅、氮化镓等半导体材料同样适用，尤其适用于硅材料半导体器件的制作具有提高效能及应用广泛的有益效果。
附图说明
图1为实施例1碳化硅MOS管结构示意图。
图2~图8为碳化硅MOS管制造步骤图。
图9为现有技术MOS结构示意图。
图10为实施例2碳化硅MOS管结构示意图。
其中：1、顶层金属层 2、顶层氧化层 3、沟槽 4、接触孔 5、N+型源区 6、多晶硅 7、沟槽下部P型区 8、P型基区 9、N型漂移区 10、N+型衬底 11、底层金属层 12、第一氧化硅层。
具体实施方式
图1~8是本实用新型的最佳实施例，下面结合附图1~10对本实用新型做进一步说明。
实施例1：
如图1所示，一种碳化硅MOS管，包括N+型衬底10，在N+型衬底10的上方设置有N型漂移区9，在N型漂移区9上方设置有P型基区8，在P型基区8的上表面设置有N+型源区5。在N+型源区5的上表面并排开设有若干沟槽3，沟槽3自N+型源区5的上表面向下依次穿过N+型源区5之后其底部进入N型漂移区9中。在本碳化硅MOS管中，所有半导体材料均为碳化硅材质。
在沟槽3的内表面中形成沟槽内氧化层并填充有多晶硅6，在沟槽3的上表面还设置有顶层氧化层2，顶层氧化层2与沟槽3内的沟槽内氧化层相结合。在相邻两个沟槽3之间开设有接触孔4，接触孔4自顶层氧化层2的上表面向下穿过顶层氧化层2和N+型源区5之后进入P型基区8中，在接触孔4中填充有导体，通过接触孔4将相邻两个沟槽3之间的N+型源区5及P型基区8相连接。在每一个沟槽3的下方还设置有沟槽下部P型区7，沟槽下部P型区7位于N型漂移区9内且与沟槽3的底部间隔设置。
在顶层氧化层2的上表面还设置有顶层金属层1，在N+型衬底10的下部还设置有底层金属层11，顶层金属层1、顶层氧化层2、N+型源区5以及P型基区8形成本碳化硅MOS管的MOS结构，通过接触孔4将其对应处的N+型源区5及P型基区8同时与顶层金属层1处连接并引出本碳化硅MOS管的源极，自底层金属层11处引出本碳化硅MOS管的漏极，自多晶硅6中引出本碳化硅MOS管的栅极。
具体工作过程及工作原理如下：
在MOS管在使用时，即外部电源的正极与漏极（底层金属层11）相连，外部电源的负极与源极（顶层金属层1）相连，当栅极与源极之间的电压小于MOS管的启动电压时，MOS管不导通，此时N型漂移区9与P型基区8之间形成的PN结反向截止，因此在MOS管中不存在电流流动。本实用新型中在沟槽3的下方间隔设置沟槽下部P型区7，沟槽下部P型区7与其周围的N型漂移区9之间形成PN结，因此在MOS管承受外部高电压时沟槽下部P型区7与N型漂移区9之间形成的PN结形成空乏区，从而大大降低了本碳化硅MOS管的漏流。因此在进行芯片设计时可以加大N型漂移区9的掺杂浓度并减小其厚度，达到降低漂移区阻值以及提升电流密度及功率效能的目的。当在栅极与源极之间加入正向电压之后，当正向电压的电压值大于MOS管的开启电压之后，在MOS结构中形成导电通道，电流经过导电通道自漏极流入后经源极流出。同时由于沟槽下部P型区7的存在可有效减小芯片的栅极与漏极之间的电容值。
如图2~图8所示，制造如图1所示的碳化硅MOS管，包括如下步骤：
步骤1，取N+型衬底10，然后在N+型衬底10的上表面磊晶生长N型漂移区9，N型漂移区9的高度高于沟槽下部P型区7的预定位置，如图2所示。
步骤2，在N型漂移区9的上表面进行氧化物沉积，形成第一次氧化硅层12，然后在第一氧化硅层12进行刻蚀，形成若干凹槽，凹槽穿过第一氧化硅层12进入N型漂移区9内，如图3所示。
步骤3，在步骤2刻蚀形成的凹槽中磊晶生长P型碳化硅，使P型碳化硅磊晶生长至N型漂移区9的表面，然后去除第一氧化硅层12，使P型碳化硅与N型漂移区9的上表面平齐，P型碳化硅即为沟槽下部P型区7，如图4所示。
步骤4，在沟槽下部P型区7的上部继续磊晶生长N型碳化硅，并与N型漂移区9结合，使沟槽下部P型区7全部位于N型漂移区9的内部，在N型漂移区9的厚度达到预设厚度之后，在N型漂移区9的上部依次磊晶生长形成P型基区8和N+型源区5，如图5所示。
步骤5，在N+型源区5的上表面进行第二次氧化物沉积形成第二氧化硅层，然后腐蚀第二氧化硅层形成刻蚀沟槽3的掩膜，然后刻蚀形成若干沟槽3，使沟槽3的底部进入N型漂移区9的0.1~0.5μm处，然后在沟槽3内进行第三次氧化物沉积或热氧化形成沟槽内氧化层，并在沟槽填充多晶硅6，然后对沟槽3的表面进行刻蚀，将多晶硅6刻蚀到N+型源区5的表面，如图6所示。
步骤6，在N+型源区5的上表面进行第四次氧化物沉积形成顶层氧化层2，顶层氧化层2与沟槽内氧化层结合，如图7所示。
步骤7，在相邻的沟槽3之间对顶层氧化层2进行光刻形成接触孔4，接触孔4向下穿过顶层氧化层2和N+型源区5之后位于P型基区8的0.1~0.5μm处，如图8所示。
步骤8，形成顶层金属层1和底层金属层11，并引出栅极、源极和漏极，制成如图1所示的碳化硅MOS管。
通过上述步骤1~步骤8所述的制造方法，克服现有工艺中制造碳化硅类型的半导体芯片时对工艺要求极为苛刻的不足，采用开设沟槽3以及制作外延磊晶的技术实现N型漂移9层、沟槽下部P型区7以及P型基区8、 N+型源区5的制作，克服目前必须使用高温高能离子注入及高温退火不能完成的现状，大大降低了制作碳化硅半导体器件对工艺的要求，应用性更广。同时可以根据设计的要求对沟槽下部P型区7的浓度、位置任意调整已达到最佳的设计方案。
实施例2：
本实施例与实施例1的区别在于：如图10所示，在本实施例中，沟槽下部P型区7在上下相对位置不与沟槽3一一对应，本实施例的其他技术方案与实施例1相同。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。