本实用新型涉及半导体
技术领域：
，尤其涉及一种浪涌防护器件。
背景技术：
：晶闸管(Thyristor)是晶体闸流管的简称，又被称做可控硅整流器，以前被简称为可控硅；1957年美国通用电气公司开发出世界上第一款晶闸管产品，并于1958年将其商业化；晶闸管是PNPN四层半导体结构，它有三个极：阳极，阴极和控制极；晶闸管具有硅整流器件的特性，能在高电压、大电流条件下工作，且其工作过程可以控制、被广泛应用于可控整流、交流调压、无触点电子开关、逆变及变频等电子电路中。基于PNPN结构的保护器件，最为成熟的当属晶闸管(Thyristor)产品，在过去的近10年里，该产品一直都是大浪涌保护器件的首选产品。然而受到GPON/EPON的普及以及宽带提速的影响，也受限于产品自身的一些缺陷，该产品在通讯领域的应用被大幅削减。同样基于该结构的一些低压Thyristor产品，通过改进后被应用于安防、提速后的通讯接口，用于ESD及浪涌保护。但是，随着主控IC产品的特征尺寸缩小，芯片耐压降低以及竞争加剧，这类产品缺点也日趋明显，比如成本过高、残压太大以及片间一致性不好等。原有的Thyristor产品，由于同样芯片面积的浪涌防护能力不高，导致器件成本变高，而且低电容工艺要采用高阻衬底材料，使得产品残压偏大，在应用方面有诸多不足。因此，上述技术问题需要解决。技术实现要素：为了克服现有技术的不足，本实用新型提出了一种浪涌防护器件，具有低残压、低成本、高浪涌防护能力。为了解决上述的技术问题，本实用新型提出的基本技术方案为：本实用新型提供一种浪涌防护器件，包括晶体管，所述晶体管包括：N型衬底；位于所述N型衬底双面、通过外延而形成的P型基区；形成于所述P型基区中的P型环，所述P型环位于所述P型基区的外围；位于所述P型基区的表面的N型注入区，所述N型注入区上设置有短路孔。还包括：包围所述P型基区的N型隔离区。其中，所述P型基区设置有阳极，所述N型注入区设置有阴极。其中，所述晶体管包括反向并联的第一晶体管和第二晶体管，所述第一晶体管的阳极与所述第二晶体管的阴极连接，所述第一晶体管的阴极与所述第二晶体管的阳极连接。其中，所述N型衬底为N型重掺杂。其中，所述N型隔离区通过扩散形成。其中，所述P型环、N型注入区和短路孔分别通过注入退火形成。其中，所述P型基区包括分别位于所述N型衬底上下表面的第一P型基区和第二P型基区。本实用新型的有益效果是：本实用新型提供了一种浪涌防护器件，包括N型衬底；位于所述N型衬底双面、通过外延而形成的P型基区；形成于所述P型基区中的P型环，所述P型环位于所述P型基区的外围；位于所述P型基区的表面的N型注入区，所述N型注入区上设置有短路孔。在本实用新型中，将P型基区与N型注入区、短路孔集成，利用P型环的调整作用，实现低残压、低成本、高浪涌能力，使得器件能在性能上能够有更加优越的性能，在成本上有更好的竞争力。附图说明为了更清楚地说明本实用新型实施例中的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本实用新型实施例的内容和这些附图获得其他的附图。图1为本实用新型实施例提供的一种浪涌防护器件中晶体管的结构示意图。图2为传统器件结构的结构示意图。图3为图1结构的俯视图。图4为图2结构的俯视图。图5为本实用新型实施例提供的一种浪涌防护器件的结构示意图和电路符号。图6为本实用新型实施例提供的一种浪涌防护器件中浪涌电流泄放通道的示意图。图7为传统器件中浪涌电流泄放通道的示意图。附图标号说明：标号名称标号名称100N型衬底110P型基区120P型环130N型注入区140短路孔150N型隔离区具体实施方式下面将结合附图1-7对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。浪涌也叫突波，顾名思义就是超出正常工作电压的瞬间过电压。本质上讲，浪涌是发生在仅仅几百万分之一秒时间内的一种剧烈脉冲。可能引起浪涌的原因有：重型设备、短路、电源切换或大型发动机。而含有浪涌阻绝装置的产品可以有效地吸收突发的巨大能量，以保护连接设备免于受损。残压是当流过放电电流时保护器指定端的峰值电压，也可以叫做雷电放电电流通过防雷设备时，其端子间呈现的电压。ESD(Electro-Staticdischarge)的意思是“静电释放”。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科。因此，国际上习惯将用于静电防护的器材统称为ESD，中文名称为静电阻抗器。参照图1和图3，本实施例提供一种浪涌防护器件，包括晶体管，所述晶体管包括：N型衬底100；位于所述N型衬底100双面、通过外延而形成的P型基区110；形成于所述P型基区110中的P型环120，所述P型环120位于所述P型基区110的外围；位于所述P型基区110的表面的N型注入区130，所述N型注入区130上设置有短路孔140；及包围所述P型基区110的N型隔离区150。本实施例中，相比图2和图4中的传统器件，增加了P型环120和N型隔离区150，使得本实施例中的浪涌防护器件具有更好的电特性。所述P型环120用于调整器件的保护电压，器件可通过设置不同的P+浓度实现不同的保护电压。器件侧面通过N型隔离区150将芯片内部与外部隔离，可以有效避免压焊过程由于焊锡上溢造成的短路。其中，所述P型基区110设置有阳极，所述N型注入区130设置有阴极。参照图5，所述晶体管包括反向并联的第一晶体管和第二晶体管，所述第一晶体管的阳极与所述第二晶体管的阴极连接，所述第一晶体管的阴极与所述第二晶体管的阳极连接。本实施例中，浪涌防护器件由两个SCR结构的晶闸管反向并联组成，相对与传统晶闸管器件，大幅降低了器件的面积，如图6，两个方向共用电流泄放通道，与图7中传统器件的电流泄放通道相比，面积得到了有效的利用。本实施例中，所述N型衬底100为N型重掺杂。采用高浓度的衬底材料，能有效降低器件的通态阻抗，从而实现器件的低残压效果。其中，所述P型基区110包括分别位于所述N型衬底100上下表面的第一P型基区和第二P型基区。具体的，所述N型隔离区150通过扩散形成。所述P型环120、N型注入区130和短路孔140分别通过注入退火形成。本实施例中，器件所用半导体材料为硅或碳化硅。该器件工艺是由重掺杂的N型衬底100材料(N+sub)上，通过双面外延(PEpi)，形成Thyristor的P型基区110，在器件外围通过扩散形成隔离区(N+IOS)，之后再通过注入退火分别形成P型环120和N+阴极及短路孔140，具体工艺流程如下：1.高浓度的N型衬底100材料上做双面P型外延，形成P型基区110；2.光刻IOS窗口，通过注入退火形成N型隔离区150；3.光刻P+窗口，通过注入退火形成P型环120；4.光刻N+阴极短路孔140，通过注入退火形成N型注入区130。本实用新型所述的浪涌防护器件的工作原理为：当被保护线路发生由雷击或电源搭接引起浪涌时，N型衬底100的电位高于P型基区110，使得N型衬底100和P型基区110所形成的PN结反偏发生雪崩击穿，发生击穿后漏电流通过短路孔140形成压降，从而泄放掉浪涌电流，快速从高阻态变为低阻态，将恒流器件和驱动电路的两端钳位在安全的电压，吸收浪涌功率，使得恒流器件和驱动电路免受浪涌脉冲的破坏，当浪涌结束后，器件马上关断，不会出现续流的问题；所述P型环120用于调整器件的保护电压，器件可通过设置不同的P+浓度实现不同的保护电压。器件侧面通过N型隔离区150将芯片内部与外部隔离，可以有效避免压焊过程由于焊锡上溢造成的短路。本实用新型提供一种新型的SCR结构的低残压浪涌保护器件，本器件为双向浪涌防护器件，此器件不仅具有ESD和浪涌保护能力，而且还可实现低电容、低残压的特性，并且通过结构改进后同样浪涌能力水平下器件成本更有竞争力。根据上述说明书的揭示和教导，本实用新型所属领域的技术人员还可以对上述实施方式进行变更和修改。因此，本实用新型并不局限于上面揭示和描述的具体实施方式，对本实用新型的一些修改和变更也应当落入本实用新型的权利要求的保护范围内。此外，尽管本说明书中使用了一些特定的术语，但这些术语只是为了方便说明，并不对本实用新型构成任何限制。当前第1页1 2 3