本实用新型涉及半导体集成电路领域，具体来说，本实用新型涉及一种基于深亚微米CMOS工艺的低成本片上芯片保护环。
背景技术：
在半导体芯片封装工艺中，需要对芯片进行划片，将晶圆(Wafer)划割成多个管芯(Die)。切割操作通常在划片槽(Scribe Line)中进行。在切割过程中，需要对芯片进行加热并施加外力，而这会在划片槽内部的衬底与衬底之间或者衬底与金属层之间出现分层，进而产生裂缝，如果没有保护结构，这些裂缝会在芯片内部延伸到芯片的功能器件区域，最终对芯片的性能产生影响。
在现有技术中，通常在划片槽与芯片功能器件区域之间设置芯片保护环，以阻止裂痕从划片槽向芯片的功能器件区域延伸。芯片保护环(SealRing)可以阻止或延缓晶圆划片时生成的可移动离子横向移动通过氧化区污染芯片内部电路，也可以阻止或延缓芯片存储或芯片工作时受到可移动离子的污染，是芯片必不可少的保护环。
对于深亚微米CMOS工艺上芯片本身的单片成本而言，在不考虑非经营性成本时，它主要由芯片单片面积决定，在晶圆价格确定时，芯片单片面积越小，一片晶圆上产出的芯片数量越多，芯片的单片成本越低。
但晶圆代工厂提供的芯片保护环的宽度通常是每边10微米，当芯片面积在0.2mm2到0.7mm2之间时，芯片保护环的面积占芯片面积的9％到4.9％，这较大的增加了芯片的单片成本。
为此，本领域迫切需要一种基于深亚微米CMOS工艺的低成本片上芯片保护环。
技术实现要素：
本实用新型之目的在于提供一种基于深亚微米CMOS工艺的低成本片上芯片保护环，从而解决上述现有技术中的问题。本实用新型的芯片保护环包括设置在衬底之上的多层金属层、通孔层和插塞层；以及设置在衬底之内的N阱层、N型注入区层(SN)和有源区层，所述N阱层的宽度即为芯片保护环的宽度。因为N阱层的材质和衬底的相同，所以在显著减小芯片保护环的宽度时，芯片保护环仍然能够隔离由划片引起的应力延伸和/或可动离子横向迁移，对芯片的功能器件区域起到保护作用。在一种优选的实施方式中，所述芯片保护环的宽度仅为3-4微米。
本实用新型之目的还在于提供一种及包含上述芯片保护环的芯片。
为了实现上述目的，本实用新型提供以下技术方案：
在第一方面中，本实用新型提供一种芯片保护环，所述芯片保护环从上到下包括设置在衬底上的间隔层叠分布的至少两层金属层、设置在金属层之间的至少一层通孔层和设置在最底部的金属层下方的插塞层；以及设置在衬底之内的N阱层、N型注入区层和有源区层；
其中所述至少一层通孔层与所述至少两层金属层互连；
其中所述插塞层从最底部的金属层下表面延伸到所述衬底上表面；
其中所述N阱层从所述衬底上表面延伸到所述衬底之内的第一深度；
其中所述N型注入区层从所述衬底上表面延伸到所述N阱层之内的第二深度；
其中所述有源区层从所述衬底上表面延伸到所述N型注入区层之内的第三深度；
其中所述第一深度大于第二深度，且所述第二深度大于第三深度；以及
其中所述插塞层的下表面直接接触所述有源区层的上表面。
在第一方面的一种实施方式中，所述芯片保护环还包括设置在最顶部金属层上方的焊垫层。
在第一方面的另一种实施方式中，所述N阱层的宽度为3-4微米。
在第一方面的另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，所述焊垫层的宽度为2-3微米，所述焊垫层的外边和N阱层的外边对齐，且所述焊垫层的内边与所述N阱层内边相距1微米。
在第一方面的另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，各金属层的宽度为0.95微米，所述金属层的外边和N阱层的外边对齐，且所述金属层的内边和所述N阱层的内边对齐。
在第一方面的另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，所述有源区层的宽度为0.5微米，所述有源区层的外边与N阱层的外边相距2.25-3.25微米，且所述有源区层的内边与所述N阱层的内边相距0.25微米。
在第一方面的另一种实施方式中，所述N型注入区层包围所述有源区层。
在第一方面的另一种实施方式中，所述至少一层通孔层和所述插塞层的中心线与所述有源区层的中心线对齐。
在第一方面的另一种实施方式中，所述芯片保护环从下到上包括N阱层、N型注入区层、有源区层、插塞层、第一金属层、第一通孔层、第二金属层、顶部通孔层、顶部金属层以及焊垫层。
在第一方面的另一种实施方式中，所述衬底为P型衬底。
在第二方面中，本实用新型提供一种芯片，其特征在于，所述芯片包括功能器件区域、划片槽以及如第一方面所述的芯片保护环；其中所述芯片保护环位于所述功能器件区域与所述划片槽之间，且所述芯片保护环环绕所述功能器件区域，从而将所述功能器件区域与所述划片槽隔离开。
与现有技术相比，本实用新型的有益效果在于把芯片保护环的每边宽度降低到3-4微米，当芯片面积在0.2mm2到0.7mm2之间时，芯片保护环的面积仅占芯片面积的2.7％到1.4％，在不影响芯片性能的前提下减小了芯片面积，提高了芯片产品的市场竞争力。
附图说明
图1示意性示出根据本实用新型的一个实施例的芯片保护环的俯视图。
图2示意性示出根据本实用新型的一个实施例的芯片保护环的剖面示意图。
附图标记说明如下
100 芯片保护环
101 N阱层
102 N型注入区层
103 有源区层
104 插塞层
105 第一金属层
106 第一通孔层
107 第二金属层
108 顶部通孔层
109 顶部金属层
110 焊垫层
200 P型衬底
300 管芯，以及
400 划片槽。
具体实施方式
下面将结合附图，详细描述跟实用新型的具体实施方式，本领域技术人员可由说明书所披露的内容了解本实用新型的其它优点和效果。
本说明书的附图所绘制的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用于限定本实用新型的可实施的条件，因此不具备技术上的实质意义。在不影响本实用新型所能产生的功效及所能达成的目的情况下，对结构进行的任何改变、比例关系的改变或大小的调整，均落在本实用新型所揭示的技术内容所涵盖的精神和范围之内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中部”以及“一种”等术语，也仅是为了便于清楚的描述，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在没有实质改变技术内容的情况下，当亦视为落在本实用新型可实施的范围之内。
在现有技术中，通常在划片槽与芯片功能器件区域之间设置芯片保护环，以阻止裂痕从划片槽向芯片的功能器件区域延伸和/或阻止可动离子的横向迁移。但现有技术中的芯片保护环的边宽一般为10微米，对于深亚微米CMOS工艺而言，所占芯片面积较大，显著增加了单片芯片的制造成本。
在一种实施方式中，本实用新型提供一种基于深亚微米CMOS工艺的低成本片上芯片保护环。本实用新型的芯片保护环包括设置在衬底之上的多层金属层、通孔层和插塞层；以及设置在衬底之内的N阱层、N型注入区层(SN)和有源区层，所述N阱层的宽度即为芯片保护环的宽度。芯片保护环(SealRing)可以阻止或延缓晶圆划片时生成的可移动离子横向移动通过氧化区污染芯片内部电路，也可以阻止或延缓芯片存储或芯片工作时受到可移动离子的污染，是芯片必不可少的保护环。
在第一方面中，本实用新型提供一种芯片保护环，所述芯片保护环从上到下包括设置在衬底上的间隔层叠分布的至少两层金属层、设置在金属层之间的至少一层通孔层和设置在最底部的金属层下方的插塞层；以及设置在衬底之内的N阱层、N型注入区层和有源区层。所述至少一层通孔层与所述至少两层金属层互连。所述插塞层从最底部的金属层下表面延伸到所述衬底上表面。所述N阱层从所述衬底上表面延伸到所述衬底之内的第一深度。所述N型注入区层从所述衬底上表面延伸到所述N阱层之内的第二深度。所述有源区层从所述衬底上表面延伸到所述N型注入区层之内的第三深度。所述第一深度大于第二深度，且所述第二深度大于第三深度。以及所述插塞层的下表面直接接触所述有源区层的上表面。
在第二方面中，本实用新型提供一种芯片，所述芯片包括功能器件区域、划片槽以及如第一方面所述的芯片保护环。所述芯片保护环位于所述功能器件区域与所述划片槽之间，且所述芯片保护环环绕所述功能器件区域，从而将所述功能器件区域与所述划片槽隔离开。
在本说明书中，如无特别说明，各结构层都包括上表面和下表面。
在本说明书中，将各结构层朝向管芯的边称为内边，且将各结构层朝向划片槽的边称为外边。
参考图1，图1显示根据本实用新型的芯片保护环100的俯视图。所述芯片保护环100设置在衬底200上，且隔离管芯300和划片槽400。在一种实施方式中，可在管芯300上焊接制造所需器件，形成芯片的功能器件区域。
接下来，将参考图2详细描述根据本实用新型的一个实施例的设置在P型衬底200上的芯片保护环100的剖面示意图。所述芯片保护环100从下到上包括N阱层101、N型注入区层102、有源区层103、插塞层104、第一金属层105、第一通孔层106、第二金属层107、顶部通孔层108、顶部金属层109以及焊垫层110。
所述第一金属层105、第二金属层107和顶部金属层109设置在P型衬底200之上。第一通孔层106设置在第一金属层105和第二金属层107之间并使它们互连。顶部通孔层108设置在第二金属层107和顶部金属层109之间并使它们互连。
插塞层104设置在第一金属层105下方，且从第一金属层105的下表面延伸到P型衬底200上表面，且直接接触有源区层103的上表面。在一种实施方式中，插塞层104中的插塞可为金属插塞，所用金属材料可为铜、钨、铝或镍。
在一种实施方式中，所述通孔层中通孔的横截面形状可为圆形、椭圆形、三角形、四边形或者多边形。
还参考图2，N阱层101、N型注入区层102和有源区层103都设置在P型衬底200之内，且分别从P型衬底上表面延伸到P型衬底内的第一深度、第二深度和第三深度。从图2可知，第一深度大于第二深度，且第二深度大于第三深度。
在一种实施方式中，所述N型注入区层包围所述有源区层。在另一种实施方式中，所述N阱层包围所述N型注入区层。
在一种实施方式中，所述N阱层的宽度为3-4微米。在另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，所述焊垫层的宽度为2-3微米，所述焊垫层的外边和N阱层的外边对齐，且所述焊垫层的内边与所述N阱层内边相距1微米。
在另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，各金属层的宽度为0.95微米，所述金属层的外边和N阱层的外边对齐，且所述金属层的内边和所述N阱层的内边对齐。
在另一种实施方式中，以朝向管芯的方向的边作为内边，且以朝向划片槽方向的边作为外边为基准，所述有源区层的宽度为0.5微米，所述有源区层的外边与N阱层的外边相距2.25-3.25微米，且所述有源区层的内边与所述N阱层的内边相距0.25微米。
在另一种实施方式中，所述至少一层通孔层和所述插塞层的中心线与所述有源区层的中心线对齐。又在另一种实施方式中，所述至少一层通孔层和所述插塞层的中心线可不与所述有源区层的中心线对齐。
在第二方面中，本实用新型提供一种芯片，其特征在于，所述芯片包括功能器件区域、划片槽以及如第一方面所述的芯片保护环；其中所述芯片保护环位于所述功能器件区域与所述划片槽之间，且所述芯片保护环环绕所述功能器件区域，从而将所述功能器件区域与所述划片槽隔离开。
前面的描述已经给出了芯片保护环及包含其的芯片的许多特征和优点。本文的意图是示例性的，并不是穷尽性的或限制性的。对于本领域的技术人员来说显然可对由所附权利要求所表达的术语的宽泛上位含义所指示的全部范围内做出各种改型，尤其是在结构、材料、元素、部件、形状、尺寸和部件的布置方面，包括这些方面在此处所描述的原理范围内的结合。在这些各种改型未偏离所附权利要求的精神和范围的程度内，意味着它们也包含于此。