本发明涉及集成电路领域，特别涉及一种提高维持电压的多晶硅假栅静电释放器件及其制作方法。
背景技术：
在过去的数年间，集成电路已经应用于人们的正常生活，大大地提高了人们生活质量和效率，集成电路的发展仍然遵循摩尔定律所引导的方向前进，即器件的尺寸更小、集成度更高。静电释放(esd)是集成电路失效的一个主要原因，而且随着半导体工艺的进步，esd保护越来越得到重视，据相关数据的统计，在微电子领域因为esd问题造成电子产品失效的比例约有58%，这个数据充分说明了esd保护在集成电路中的重要性，它可以有效提高产品的可靠性。在高压运用中，电压高、电流大、电磁干扰强等因素给esd保护出了一道难题，而esd保护器件占用面积少、泄放能力强是目前集成电路设计师所需要面临的挑战。
传统的ldmos-scr是基于ldmos的内嵌硅控整流器，主要用于高压工艺的esd保护器件，该器件能够通过额外引入的scr通路，极大地增强ldmos的抗esd能力，scr被认为是单位面积鲁棒性最好的esd保护器件，ldmos-scr具有深回滞、漏电低、高鲁棒性、低导通电阻和高面积效率等特点，在高压领域中具有优异特性的esd保护器件。但是，ldmos-scr仍然存在器件叉指导通不均匀的问题，即器件的泄放esd能力不与器件的叉指个数成线性增加，而解决ldmos-scr导通不均匀的直接办法就是提高该器件的维持电压，从而使得已经导通的叉指的维持电压的值将会再次到达一次触发电压的值，使得其余部分未开启的叉指导通。因此，在对ldmos-scr进行设计时，应该设法提高ldmos-scr的维持电压。
传统ldmos-scr结构的esd保护器件的剖面图及等效电路如图1。ldmos-scr反向工作时即为正向导通的二极管特性，所以泄放esd能力强大，ldmos-scr正向工作时，当阳极和阴极之间的电压差小于ldmos-scr结构esd保护器件开启电压时，ldmos-scr器件等效为一个阻值很高的电阻。当阳极和阴极之间的电压差达到器件开启电压时，hvnw和p-body之间发生雪崩击穿，雪崩倍增的大量载流子流经p-body的寄生电阻rp产生压降，当压降达到寄生npn三极管结构的be结开启电压，于是npn开启，导致流经hvnw的寄生电阻rn的电流迅速增大，其产生的压降达到寄生pnp三极管结构的be结开启电压，于是pnp开启，寄生的scr的p-n-p-n路径导通，泄放esd电流，这时ldmos-scr结构的电压将会回滞到维持电压，器件工作在低阻区域，这是一个正反馈的过程。当电流最后增加到使ldmos-scr结构发生热失效时，就会发生二次击穿，这时ldmos-scr结构的esd保护器件就彻底失效了。
技术实现要素：
为了解决上述技术问题，本发明提供一种结构简单、能够提高维持电压的多晶硅假栅静电释放器件，并提供其制作方法。
本发明解决上述问题的技术方案是：一种提高维持电压的多晶硅假栅静电释放器件，包括衬底、p-body区、hvnw区、第一p+注入区、第一n+注入区、第二n+注入区、第三n+注入区、第二p+注入区、第四n+注入区、第一多晶硅栅、第二多晶硅假栅，所述衬底中设有hvnw区，hvnw区左半部分内设有p-body区，p-body区内从左至右依次设有第一p+注入区、第一n+注入区，第一多晶硅栅横跨在p-body区和hvnw区交界处，hvnw区右半部分内从左至右依次设有第二n+注入区、第二多晶硅假栅、第三n+注入区、第二p+注入区、第四n+注入区；所述第二多晶硅假栅构成多晶硅假栅结构，以提高器件的维持电压。
上述提高维持电压的多晶硅假栅静电释放器件，所述p-body区的左侧与hvnw区的左侧边缘相连接，所述第一p+注入区的左侧与p-body区的左侧边缘相连接，第一p+注入区的右侧与第一n+注入区的左侧相连接，第一n+注入区的右侧与第一多晶硅栅的左侧相连接；第一多晶硅栅的右侧与第二n+注入区的左侧相连接，第二n+注入区的右侧与第二多晶硅假栅的左侧相连接，第二多晶硅假栅的右侧与第三n+注入区的左侧相连接，第三n+注入区的右侧与第二p+注入区的左侧相连接，第二p+注入区的右侧与第四n+注入区的左侧相连接，第四n+注入区的右侧与hvnw区的右侧边缘相连接。
上述提高维持电压的多晶硅假栅静电释放器件，所述第一p+注入区、第一n+注入区、第一多晶硅栅连接在一起并作为器件的阴极；所述第二p+注入区、第四n+注入区连接在一起并作为器件的阳极。
上述提高维持电压的多晶硅假栅静电释放器件，所述第一p+注入区左半部分位于p-body区的表面，第一p+注入区右半部分完全位于p-body区中；所述第一n+注入区左半部分完全位于p-body区中，第一n+注入区右半部分位于p-body区的表面；所述第二n+注入区、第三n+注入区、第二p+注入区、第四n+注入区完全位于hvnw区中。
上述提高维持电压的多晶硅假栅静电释放器件，当高压esd脉冲电流来到器件阳极，所述阴极接地电位时，所述第二p+注入区、hvnw区和p-body区构成一横向pnp三极管结构，同时所述hvnw区、p-body区和第一n+注入区构成一纵向npn三极管结构，横向pnp三极管结构的基极与纵向npn三极管结构的集电极通过hvnw区的寄生电阻相连，纵向npn三极管结构的基极与横向pnp三极管结构的集电极通过p-body区的寄生电阻相连，即所述横向pnp三极管结构和纵向npn三极管结构形成背对背的两个bjt晶体管结构，也就是scr结构。
上述提高维持电压的多晶硅假栅静电释放器件，所述第二多晶硅假栅构成多晶硅假栅结构，当高压esd脉冲电流来到器件阳极，器件阴极接地电位时，hvnw区和p-body区发生雪崩击穿，由于多晶硅假栅结构的存在，器件的esd放电远离器件阳极的沟道的表面，器件的泄放esd电流路径变长，以提高所述器件结构的维持电压。
一种提高维持电压的多晶硅假栅静电释放器件的制作方法，包括以下步骤：
步骤一：在衬底中形成hvnw区；
步骤二：在hvnw区左半部分形成p-body区；
步骤三：对hvnw区、p-body区进行退火处理，消除杂质的扩散；
步骤四：在p-body区和hvnw区交界处淀积第一多晶硅栅，在hvnw区上淀积第二多晶硅假栅；
步骤五：在p-body区中形成第一p+注入区、第一n+注入区，在hvnw区中形成第二n+注入区、第三n+注入区、第二p+注入区、第四n+注入区，且第一p+注入区、第一n+注入区、第一多晶硅栅、第二n+注入区、第二多晶硅假栅、第三n+注入区、第二p+注入区、第四n+注入区依次排列；
步骤六：对第一p+注入区、第二p+注入区、第一n+注入区、第二n+注入区、第三n+注入区、第四n+注入区进行退火处理，消除杂质在注入区的迁移；
步骤七：将第一p+注入区、第一n+注入区、第一多晶硅栅连接在一起并作为器件的阴极；将第二p+注入区、第四n+注入区连接在一起并作为器件的阳极。
上述提高维持电压的双栅栅控静电释放器件的制作方法，所述步骤一之前还包括步骤a：在衬底上形成一层二氧化硅薄膜，然后淀积一层氮化硅；将光刻胶层涂在晶圆上，光刻胶曝光和显影，形成隔离浅槽；对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，除去氮化硅层。
上述提高维持电压的双栅栅控静电释放器件的制作方法，所述第一p+注入区左半部分位于p-body区的表面，第一p+注入区右半部分完全位于p-body区中；所述第一n+注入区左半部分完全位于p-body区中，第一n+注入区右半部分位于p-body区的表面；所述第二n+注入区、第三n+注入区、第二p+注入区、第四n+注入区完全位于hvnw区中。
上述提高维持电压的双栅栅控静电释放器件的制作方法，所述步骤三中，采用rtp工艺来消除杂质的扩散；所述步骤六中，采用rtp工艺来消除杂质在注入区的迁移。
本发明的有益效果在于：
1、本发明的器件采用多晶硅假栅结构，能够使得ldmos-scr器件结构的esd放电远离沟道的表面，绝大多数esd电流应力均从器件结构体内泄放，因此所述器件结构能够承受足够高的静电放电脉冲应力，从而防止器件的表面出现热击穿。
2、本发明的器件采用多晶硅假栅结构，能够使得ldmos-scr器件结构的esd泄放电流路径变长，使得器件阳极的镇流电阻的阻值抬高，镇流电阻阻值的抬高将会直接提高器件的维持电压，防止器件出现闩锁效应，改善器件的不均匀导通特性，具体表现为器件所有叉指结构均匀开启，共同泄放静电电流应力，从而提高整个器件的二次击穿电流，而且因为器件触发时原本电流就很小，所以添加第二多晶硅假栅而构成的多晶硅假栅结构不会使器件的触发电压提高。
3、本发明的制作方法过程简单，操作方便。制作出的多晶硅假栅静电释放器件即不会违反版图设计的规则和所要遵循的要求，也不会运用到标准cmos工艺以外的工艺，就能使得ldmos-scr结构能够运用在esd保护的设计中，有效地保护内部芯片，防止导通不均匀和产生闩锁的风险，提高器件的esd鲁棒性。
附图说明
图1为传统ldmos-scr结构的剖面图和寄生结构示意图。
图2为本发明的多晶硅假栅静电释放器件的结构示意图。
图3为本发明的多晶硅假栅静电释放器件的三维寄生结构示意图。
图4为本发明的多晶硅假栅静电释放器件的esd电流泄放路径示意图。
图5为本发明的多晶硅假栅静电释放器件的俯视图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图2、图3所示，一种提高维持电压的多晶硅假栅静电释放器件，包括衬底p-sub101、p-body区102、hvnw区103、第一p+注入区104、第一n+注入区105、第二n+注入区106、第三n+注入区107、第二p+注入区108、第四n+注入区109、第一多晶硅栅201、第二多晶硅假栅202，所述衬底p-sub101中设有hvnw区103，hvnw区103左半部分内设有p-body区102，p-body区102内从左至右依次设有第一p+注入区104、第一n+注入区105，第一多晶硅栅201横跨在p-body区102和hvnw区103交界处，hvnw区103右半部分内从左至右依次设有第二n+注入区106、第二多晶硅假栅202、第三n+注入区107、第二p+注入区108、第四n+注入区109；所述第二多晶硅假栅202构成多晶硅假栅结构，以提高器件的维持电压。
所述p-body区102的左侧与hvnw区103的左侧边缘相连接，所述第一p+注入区104的左侧与p-body区102的左侧边缘相连接，第一p+注入区104的右侧与第一n+注入区105的左侧相连接，第一n+注入区105的右侧与第一多晶硅栅201的左侧相连接；第一多晶硅栅201的右侧与第二n+注入区106的左侧相连接，第二n+注入区106的右侧与第二多晶硅假栅202的左侧相连接，第二多晶硅假栅202的右侧与第三n+注入区107的左侧相连接，第三n+注入区107的右侧与第二p+注入区108的左侧相连接，第二p+注入区108的右侧与第四n+注入区109的左侧相连接，第四n+注入区109的右侧与hvnw区103的右侧边缘相连接。所述第一p+注入区104左半部分位于p-body区102的表面，第一p+注入区104右半部分完全位于p-body区102中；所述第一n+注入区105左半部分完全位于p-body区102中，第一n+注入区105右半部分位于p-body区102的表面；所述第二n+注入区106、第三n+注入区107、第二p+注入区108、第四n+注入区109完全位于hvnw区103中。
所述第一p+注入区104通过接触孔与第一金属层203相连接，第一n+注入区105通过接触孔与第二金属层204相连接，所述第一多晶硅栅201通过接触孔与第三金属层205相连接，在第六金属层302上设有金属通孔301，所述第一金属层203、第二金属层204和第三金属层205均通过金属通孔301与第六金属层302相连接，并作为器件的阴极。
所述第二p+注入区108通过接触孔与第四金属层206相连接，第四n+注入区109通过接触孔与第五金属层207相连接，在金第七金属层304上设有金属通孔303，所述第四金属层206和第五金属层207均通过金属通孔303与第七金属层304相连接，并作为器件的阳极。
当高压esd脉冲电流来到器件阳极，所述阴极接地电位时，所述第二p+注入区108、hvnw区103和p-body区102构成一横向pnp三极管结构，同时所述hvnw区103、p-body区102和第一n+注入区105构成一纵向npn三极管结构，横向pnp三极管结构的基极与纵向npn三极管结构的集电极通过hvnw区103的寄生电阻相连，纵向npn三极管结构的基极与横向pnp三极管结构的集电极通过p-body区102的寄生电阻相连，即所述横向pnp三极管结构和纵向npn三极管结构形成背对背的两个bjt晶体管结构，也就是scr结构。
所述第二多晶硅假栅202构成多晶硅假栅结构，在传统的ldmos-scr结构的基础上添加多晶硅假栅结构，并且所述第二多晶硅假栅202处于浮空状态。当高压esd脉冲电流来到器件所述阳极，所述阴极接地电位时，器件的触发电压仍然与传统ldmos-scr器件的触发电压相同，即所述hvnw区103和所述p-body区102发生雪崩击穿，由于多晶硅假栅结构的存在，所述器件的esd放电远离器件所述阳极的沟道的表面，绝大多数的esd电流应力均从器件的体内泄放，因此器件能够承受足够高的esd脉冲应力，从而防止器件的表面出现热击穿的现象，具体的静电电流泄放路径如图4所示。由于在ldmos-scr结构的阳极区域添加了多晶硅假栅结构，使得器件的泄放esd电流路径变长，使得器件阳极镇流电阻的阻值抬高，镇流电阻阻值的抬高将会直接提高器件的维持电压，防止器件出现闩锁效应，改善器件的不均匀导通特性，具体表现为器件所有叉指结构均匀开启，共同泄放静电电流应力，从而提高整个器件的二次击穿电流，而且因为器件触发时原本电流就很小，所以添加所述第二多晶硅假栅202而构成的多晶硅假栅结构不会使器件的触发电压提高。可通过调节所述多晶硅假栅结构的几何参数，来调节器件阳极镇流电阻的大小，从而使得器件能够产生对应于实际esd窗口所需要的维持电压。
一种提高维持电压的多晶硅假栅静电释放器件的制作方法，包括以下步骤：
步骤一：在所述衬底p-sub101上用热氧化形成一层二氧化硅薄层，以此来缓解后续步骤形成的氮化硅对硅衬底造成的应力，然后利用化学气相淀积(cvd)淀积一层氮化硅，作为后续的cmp的停止层。
将光刻胶层涂在晶圆上，光刻胶曝光和显影，用于隔离浅槽的定义。对氮化硅、二氧化硅和隔离浅槽刻蚀，去除光刻胶层，利用化学气相淀积(cvd)淀积一层二氧化硅，然后化学机抛光，直到氮化硅层为止，利用热磷酸湿法刻蚀除去氮化硅层。
步骤二：在衬底p-sub101中形成hvnw区103。
将光刻胶涂在晶圆片上，用于hvnw区的定义，然后高能磷离子注入形成局部n型区域，去除光刻胶层，形成hvnw区103。
步骤三：在hvnw区103左半部分形成p-body区102。
将光刻胶涂在晶圆片上，用于所述p-body区102的定义(p-body即为lvpw和hvpw的总称)，然后高能硼离子注入形成局部p型区域，去除光刻胶，形成p-body区102。
步骤四：对hvnw区103、p-body区102进行退火处理，修复离子注入造成的硅表面晶体的损伤，注入杂质的激活，而且利用rtp工艺消除杂质的扩散。
步骤五：在p-body区102和hvnw区103交界处淀积第一多晶硅栅201，在hvnw区103上淀积第二多晶硅假栅202。
牺牲氧化层生长，来捕获硅表面缺陷。栅氧化层生长，用作晶体管的栅绝缘层，利用化学气相淀积(cvd)淀积所述第一多晶硅栅201和所述第二多晶硅假栅202，光刻胶成型，多晶硅刻蚀，要求必须精确从光刻胶得到多晶硅的具体形状，去除光刻胶层。多晶硅氧化，用于缓冲隔离多晶硅和后续步骤形成的氮化硅。利用化学气相淀积(cvd)淀积一层氮化硅，氮化硅刻蚀，留下隔离侧墙，精确定位晶体管源区和漏区的离子注入。
步骤六：在p-body区102中形成第一p+注入区104、第一n+注入区105，在hvnw区103中形成第二n+注入区106、第三n+注入区107、第二p+注入区108、第四n+注入区109，且第一p+注入区104、第一n+注入区105、第一多晶硅栅201、第二n+注入区106、第二多晶硅假栅202、第三n+注入区107、第二p+注入区108、第四n+注入区109依次排列。
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的硼离子注入，去除光刻胶层，形成第一p+注入区104和第二p+注入区108。
光刻胶成形，用于控制离子的注入，浅深度、重掺杂的砷离子注入，去除光刻胶层，形成第一n+注入区105、第二n+注入区106、第三n+注入区107、第四n+注入区109。
第一p+注入区104左半部分位于p-body区102的表面，第一p+注入区104右半部分完全位于p-body区102中；所述第一n+注入区105左半部分完全位于p-body区102中，第一n+注入区105右半部分位于p-body区102的表面；所述第二n+注入区106、第三n+注入区107、第二p+注入区108、第四n+注入区109完全位于hvnw区103中。
步骤七：对第一p+注入区104、第二p+注入区108、第一n+注入区105、第二n+注入区106、第三n+注入区107、第四n+注入区109进行退火处理，而且利用rtp工艺消除杂质在注入区的迁移；
步骤八：将第一p+注入区104、第一n+注入区105、第一多晶硅栅201连接在一起并作为器件的阴极；将第二p+注入区108、第四n+注入区109连接在一起并作为器件的阳极。
本发明提供了的制作方法过程简单、操作方便。制作出的多晶硅假栅ldmos-scr静电释放器件结构即不会违反版图设计的规则和所要遵循的要求，也不会运用到标准cmos工艺以外的工艺，就能使得ldmos-scr结构能够运用在esd保护的设计中，有效地保护内部芯片，防止导通不均匀和产生闩锁的风险，提高器件的esd鲁棒性。本发明实例器件采用0.5μm的cmos工艺。