本发明公开一种交错堆叠存储器封装，是一种能广泛应用于航空航天、军工、微电子、汽车电子等领域中的大容量存储封装技术。采用该技术，能够在最小的面积内封装更多的存储芯片，通过巧妙的芯片堆叠设计，使得在最小的体积内堆叠更多的芯片。整个封装体包含一块封装基板，芯片在基板上面交错堆叠，按照交错堆叠方式：可分为双向交错堆叠和四向交错堆叠，芯片和基板通过键合线连接，然后通过基板上的布线和外引脚与外部网络相连。
2
背景技术：
集成电路ic(integratedcircuit)裸芯片在应用时，首先需要进行封装，封装的功能主要有三点：①对芯片进行保护，因为硅芯片本身比较脆弱，细小的灰尘和水汽都会破坏它们的功能；②进行尺度放大，因为芯片本身都很小，通过封装后尺度放大，便于后续pcb板级系统使用；③进行电气连接，通过封装，芯片和外界进行信息交换。
随着芯片复杂程度的提高及封装技术水平的提高，封装规模越来越大，引脚数目快速增长，单芯片封装已经不能满足系统设计的要求，封装产品也逐渐地由小规模、单片芯片封装向大规模、多芯片封装的方向发展。
多芯片封装受到各方面越来越多的关注，在存储器领域，如果在最小的面积内能封装更多的芯片，则能有效提高存储器颗粒的存储容量。
多芯片封装通常包含一块基板，将元器件平铺或者堆叠安装在基板上，通过键合线和基板上的布线进行互联，然后进行封装加固，最后形成一个完整的封装体。
通常，在封装内增加集成度主要采用芯片堆叠的方式，芯片堆叠包括金字塔型堆叠，悬臂型堆叠，并排堆叠以及tsv硅通孔堆叠几种方式。
金字塔型堆叠，是指将芯片按照从大到小依次堆叠的方式，越往上，芯片尺寸越小，就如同金字塔一样，这种堆叠方式比较适合不同类型的芯片堆叠。
悬臂型堆叠，如果要将相同尺寸的芯片进行堆叠，因为要考虑到上层芯片不能遮挡下层芯片的键合点，所以需要在芯片之间增加介质，以抬高上层芯片，因为介质一般比芯片尺寸小，介质上层的芯片就形成悬臂，多层芯片堆叠在一起就形成悬臂型堆叠结构。
并排堆叠，如果要将几颗较小的芯片同时堆叠在一颗大芯片上，则需要采用并排堆叠技术，通常会在大芯片上堆叠一块硅基板，然后在硅基板安放多颗小芯片。
tsv硅通孔堆叠，直接在芯片上打孔并金属化，并通过孔进行上下层电气互联，这种堆叠一般也仅适合同类型芯片进行堆叠。
从以上四种堆叠方式的描述可以看出，在进行芯片堆叠设计时，前提条件是不能遮挡芯片的电气引出点，即芯片引脚diepin，并保证芯片上的键合点能够有空间正常键合，必要的时候需要采用介质抬高上层芯片，留出下层芯片的键合点以及键合线的出线空间。
另外，采用什么样的芯片堆叠方式，也和裸芯片上的引脚分布有关，综合考虑芯片的厚度，引脚分布，进行合理的堆叠设计，从而提高封装集成度，提升存储芯片的容量。
3
技术实现要素：
本发明专利介绍的一种交错堆叠存储器封装，是合理地利用了芯片的引脚分布和芯片自身的厚度，采用交错堆叠的方式，通过键合线将每层的芯片和封装基板进行电气连接，并通过基板布线和外引脚与外部器件进行电气连接。
本发明介绍了一种交错堆叠存储器封装，其特征在于：采用了芯片交错堆叠的结构，整个封装体包含一块封装基板，芯片在基板上面交错堆叠。根据交错堆叠的方向，可分为双向交错堆叠和四向交错堆叠；根据交错堆叠的阶数：可分为一阶交错堆叠、二阶交错堆叠、三阶交错堆叠、四阶交错堆叠等。该交错堆叠存储器封装合理利用了存储裸芯片引脚的分布以及芯片本身的厚度，结合了金字塔形堆叠和悬臂型堆叠的特点，无需插入介质，在最小的体积内堆叠更多的芯片，从而提高封装集成度，增加存储容量。
为了明确本发明的内容，分别采用侧视图、顶视图和立体图和进行解释。
附图1为该交错堆叠存储器封装的立体视图，在附图1中，裸芯片1-8依次交错堆叠，形成芯片堆叠体，芯片引脚分布在芯片一侧，每一颗芯片都能够顺利地进行键合，并通过键合线和基板进行电气连接(为了简化图形，该图及后面的立体图中仅绘制了部分键合线，其它键合线以相同的方式将芯片引脚和基板相连)。根据上面描述定义，此种堆叠方式称为双向一阶交错堆叠。
附图2是芯片第一层、第二层堆叠前的顶视图，附图3是芯片第一层、第二层堆叠后的顶视图。
附图4是1-8层芯片堆叠完成后的侧视图，采用了双向一阶交错堆叠方式；附图5是1-8层芯片堆叠完成后的侧视图，采用了双向两阶交错堆叠方式；附图6是1-8层芯片堆叠完成后的侧视图，采用了双向四阶交错堆叠方式。
附图7是四向交错堆叠，芯片第一层、第二层、第三层、第四层堆叠前的顶视图，附图8是四向交错堆叠芯片第一层、第二层、第三层、第四层堆叠后的顶视图。
附图9是四向交错堆叠1-8层芯片堆叠完成后的侧视图，附图10是其立体图。
附图11和附图12分别代表塑封和陶封两种封装方式的结构。
4附图说明
图1交错堆叠存储器封装的立体视图，1-8为存储裸芯片，9为芯片引脚diepin，10为键合线，11封装基板，12外引脚。
图2芯片第一层、第二层堆叠前的顶视图，9为芯片引脚diepin，11封装基板。
图3芯片第一层、第二层堆叠后的顶视图，9为芯片引脚diepin，10为键合线，11封装基板。
图41-8层芯片堆叠完成后的侧视图，采用双向一阶交错堆叠方式，其中9为芯片引脚diepin，10为键合线，11封装基板，12外引脚。
图51-8层芯片堆叠完成后的侧视图，采用双向两阶交错堆叠方式，其中9为芯片引脚diepin，10为键合线，11封装基板，12外引脚。
图61-8层芯片堆叠完成后的侧视图，采用了双向四阶交错堆叠方式，9为芯片引脚diepin，10为键合线，11封装基板，12外引脚。
图7四向交错堆叠，芯片第一、二、三、四层堆叠前的顶视图，9为芯片引脚diepin，11封装基板。
图8四向交错堆叠，芯片第一、二、三、四层堆叠后的顶视图，9为芯片引脚diepin，10为键合线，11封装基板。
图9四向交错堆叠1-8层芯片堆叠完成后的侧视图，9为芯片引脚diepin，10为键合线，11封装基板，12为外引脚。
图10四向交错堆叠1-8层芯片堆叠完成后的立体图，9为芯片引脚diepin，10为键合线，11封装基板，12为外引脚。
图11塑封结构，11封装基板，12为外引脚。13模封材料。
图12陶封结构，11封装基板(外壳)，12为外引脚。14密封盖板。
5具体实施方式
1)首先进行方案设计，选择交错堆叠的具体方式，例如是双向交错还是四向交错，是一阶交错还是多阶交错，然后设计键合线的排列，基板上的布线，覆铜以及进行必要的仿真分析，设计时严格按照不同基板对工艺的要求进行设计，并且尽量满足常规工艺而不是极限工艺，从而提高成品率，降低成本。
2)封装基板生产加工，生产完成后进行必要的测试，确保基板的电气特性满足设计要求。
3)组装，将芯片按照设计的堆叠方式进行交错堆叠安装在基板上，用胶固定，并进行键合。如果采用的是塑封工艺，键合后进行灌胶模封；如果采用的是陶封工艺，键合后进行充氮或抽真空并通过盖板密封。
4)测试，通过外引脚连接到各种测试设备，测试各种功能是否满足设计要求，然后，通过实际项目的应用来测试其功能、性能和可靠性是否满足设计指标。
5)正式投入市场应用，成为货架产品。