本发明涉及一种igbt器件背面制作方法，属于半导体器件的制造技术领域。
背景技术：
目前，igbt器件背面制作方法主要有两种方式，一是采用taico技术制备超薄片，然后做背面注入形成n+buffer层以及p+空穴注入层，二是采用衬片工艺加工，将加工后的衬片与器件正面硅衬底进行键合，然后对正片进行减薄、背面注入，形成n+buffer层和p+空穴注入层（p+layer层），最后再热剥离正片和衬片，方法一需要用到taico设备，设备昂贵而且目前很多foundry并不具备这个条件，方法二在热剥离后还要进行背面杂质的激活退火，存在较大碎片风险，另外，加之此时正面工艺已全部完成，所以不能进行高温退火来激活背面注入杂质，导致激活效率低，因此器件参数vce偏高。
技术实现要素：
本发明的目的是克服现有技术中存在的不足，提出了一种igbt器件背面制作方法，采用先制作背面工艺，再进行正面工艺，通过正面注入（或者掺杂epi生长）方式，再高温退火形成igbt背面结构，可有效改善工艺加工难度，降低碎片率，同时器件参数vce降低。
为实现以上技术目的，本发明的技术方案是：一种igbt器件背面制作方法，其特征在于，包括如下步骤：
第一步：提供一半导体基板，选取n型半导体材料作为半导体基板；
第二步：在所述半导体基板上，生长第一n型外延层；
第三步：在第一n型外延层表面注入p型杂质；
第四步：在第一n型外延层表面继续生长一层第二n型外延层；
第五步：在第二n型外延层表面注入n型杂质；
第六步：对注入的杂质离子进行高温退火激活，形成n型缓冲层和p型空穴注入层；
进一步地，在所述第六步后，继续进行如下步骤：
第一步：在n型缓冲层上继续生长一层第三n型外延层；
第二步：在第三n型型外延层内完成常规igbt正面工艺的p型体区及位于p型体区内的n型源区，在第三n型外延层表面完成常规igbt正面工艺的栅氧化层、位于栅氧化层上的绝缘介质层、被绝缘介质层和栅氧化层包裹的栅极多晶硅及覆盖在绝缘介质层上的金属层；
第三步：对半导体基板进行研磨，并研磨至p型空穴注入层；
第四步：对器件背面进行金属化。
进一步地，所述第三n型外延层的掺杂浓度小于n型缓冲层的掺杂浓度。
进一步地，所述第二步和第三步还可通过如下方法制作：在半导体基板上直接生长掺杂p型杂质的外延层，且p型杂质的掺杂浓度与p型空穴注入层的掺杂浓度相同。
进一步地，所述第四步和第五步还可通过如下方法制作：在第一n型外延层表面继续生长掺杂n型杂质的外延层，且掺杂n型杂质的外延层的掺杂浓度与n型缓冲层的掺杂浓度相同。
进一步地，在所述第四步和第五步中，所述第二n型外延层的掺杂浓度和注入第二n型外延层的n型杂质的掺杂浓度之和与n型缓冲层的掺杂浓度相同。
进一步地，所述第六步中，对注入的杂质离子进行高温退火的条件为，退火温度为1200~1250℃，退火时间为400~500min。
进一步地，所述igbt器件包括平面栅型igbt器件和沟槽栅型igbt器件。
与传统功率igbt器件背面工艺相比，本发明具有以下优点：
1）传统igbt器件制作工艺是先制作器件正面工艺，后进行背面工艺制作，本发明是在器件的正面进行背面工艺制作，再进行正面工艺制作，最后进行减薄工艺，这样大大减小了背面工艺的难度，同时碎片率降低；
2）本发明igbt器件背面工艺过程中，在器件正面离子注入后进行高温退火，退火温度高达1200~1250℃，提升了注入杂质离子的激活程度，进而改善了vce；
3）本发明制作工艺与现有igbt正面工艺兼容，且不增加产品工艺成本。
附图说明
图1是现有的平面栅igbt器件的剖面图。
图2是本发明实施例中形成第一n型外延层后的剖面结构示意图。
图3是本发明实施例中注入p型杂质离子后的剖面结构示意图。
图4是本发明实施例中形成第二n型外延层后的剖面结构示意图。
图5是本发明实施例中注入n型杂质离子后的剖面结构示意图。
图6是本发明实施例中高温退火后的剖面结构示意图。
图7是本发明实施例中形成第三n型外延层后的剖面结构示意图。
图8是本发明实施例中完成器件正面工艺后的剖面结构示意图。
附图标记说明：1-半导体基板、2-第一n型外延层、3-第二n型外延层、4-n型缓冲层、5-p型空穴注入层、6-第三n型外延层、7-p型体区、8-n型源区、9-栅氧化层、10-绝缘介质层、11-栅极多晶硅。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明实施例中以平面栅igbt器件背面制作方法为例进行说明，其特征在于，包括如下步骤：
第一步：提供一半导体基板，选取n型半导体材料作为半导体基板1，所述半导体基板1作为器件制作工艺过程中的支撑；
如图2所示，第二步：在所述半导体基板1上，生长第一n型外延层2，所述第一n型外延层的厚度为5~20μm，电阻率为40~100ohm*cm；
如图3所示，第三步：在第一n型外延层2表面注入p型杂质，p型杂质为硼，硼的注入能量为30kev~60kev，注入剂量为2e12~2e13；
本实施例中第二步和第三步还可通过如下方法制作：在半导体基板1上直接生长掺杂p型杂质的外延层，使得p型杂质的外延层的掺杂浓度与第三步中p型杂质注入后的第一n型外延层2的掺杂浓度相同，即p型杂质的外延层的掺杂浓度与p型空穴注入层5的掺杂浓度相同；
如图4所示，第四步：在第一n型外延层2表面继续生长一层第二n型外延层3，所述第二n型外延层3的厚度为10~30μm；
如图5所示，第五步：在第二n型外延层3表面注入n型杂质，n型杂质为磷，磷的注入能量为120kev~160kev，注入剂量为2e12~6e12；此时第二n型外延层3的掺杂浓度与n型缓冲层4的掺杂浓度相同；换言之，在所述第四步和第五步中，所述第二n型外延层3的掺杂浓度和注入第二n型外延层3的n型杂质的掺杂浓度之和与n型缓冲层4的掺杂浓度相同；
本实施例中的第四步和第五步还可通过如下方法制作：在第一n型外延层2表面继续生长掺杂n型杂质的外延层，且掺杂n型杂质的外延层的掺杂浓度与n型缓冲层4的掺杂浓度相同；
如图6所示，第六步：对注入的杂质离子进行高温退火激活，形成n型缓冲层4和p型空穴注入层5，这里n型缓冲层的厚度为10~30μm；
本实施例中对注入的杂质离子进行高温退火的条件为，退火温度为1200~1250℃，退火时间为400~500min，目的是激活注入的杂质离子；以上便完成了igtb器件的背面工艺；
在本实施例的第六步后，继续进行如下步骤：
如图7所示，第一步：在n型缓冲层4上继续生长一层第三n型外延层6；所述第三n型外延层6的掺杂浓度小于n型缓冲层4的掺杂浓度。
如图8所示，第二步：在第三n型外延层6内完成常规igbt正面工艺的p型体区7及位于p型体区7内的n型源区8，在第三n型外延层6表面完成常规igbt正面工艺的栅氧化层9、位于栅氧化层9上的绝缘介质层10、被绝缘介质层10和栅氧化层9包裹的栅极多晶硅11及覆盖在绝缘介质层10上的金属层；常规igbt正面工艺为本领域技术人员所熟知的，此处不再赘述；
如图1所示，第三步：对半导体基板1进行研磨，并研磨至p型空穴注入层5；可根据需要（如调整器件参数vce和tf的tradeoff）决定研磨p型空穴注入层5的厚度；
第四步：对器件背面进行金属化，用于引出器件电极，这为本领域技术人员所熟知的，在图1中并未标示出金属层。
本发明igbt背面工艺制作方法不仅适用于平面栅型igbt器件，而且也适用于沟槽栅型igbt器件。
本发明的特点在于，通过在器件正面完成igbt背面结构的制作，采用正面注入杂质离子或者生长指定浓度的外延层，再利用正面的高温退火进行激活，形成的p型空穴注入层和n型缓冲层，可以解决常规igbt超薄片背面处理难度大，易碎片等问题，并且和其它正面工艺兼容，高温退火可以提升注入杂质激活程度，改善器件参数vce。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。