本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(electrostaticdischarge，简称为esd)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up)能力的，用于高压集成电路的esd防护器件。
背景技术：
esd即静电泄放，是自然界普遍存在的现象。esd存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(hbm)，机器模型(mm)，人体金属模型(hmm)等脉冲电流的进入的通道。强的esd脉冲不仅会造成芯片的硬失效，还会诱发由于esd防护器件设计不当所带来的各种效应(如latch-up闩锁效应，softleakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的esd失效可以直接检测出来。大部分的esd损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。
对于高压集成电路而言，由于类闩锁效应(latch-uplike)的存在，ldmos结构(如图1所示)通常不能够直接用于esd防护。而如通过一些方式将ldmos的维持电压提升至vdd电压以上，以满足esd防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，ldmos本身的鲁棒性会大大降低。
为了使得ldmos具有高的鲁棒性，多指状版图设计理论上能线性的提高esd鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如iedm中提出的esd栅极耦合技术)很好的解决了该问题。然而，在有强的esd要求的高压应用芯片中，esd器件的面积可能会很大，从而提高制造成本。因此esd器件版图面积、避免latch-up以及强esd鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的esd鲁棒性则需要增加面积。
为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证esd器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁esd防护器件的设计提供了一条新思路。该esd防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的esd防护器件低，泄放esd脉冲时的功耗也随之降低，提高了器件的esd鲁棒性。具体来说，本发明在传统ldmos的基础上，通过一层高浓度ntop层，在不改变工艺的条件下，实现了触发电压及维持电流可调、泄放功率低、鲁棒性高等特点。
技术实现要素：
本发明要解决的问题是：在工艺一定的情况下，实现esd器件的准确及快速的触发(触发电压合适)，高的维持电流，低的esd功耗。
为实现上述发明目的，本发明技术方案如下：
一种高压esd防护器件，包括：p型衬底、位于p型衬底上方左侧的第一nwell区、位于第一nwell区内部上方的np接触区、位于p型衬底上方右侧且与第一nwell区不紧邻的n+接触区、与n+接触区右侧相切的p+接触区；第一nwell区内部np接触区右侧设有ntop层，np接触区与金属相连形成金属阳极；n+接触区和p+接触区用金属相连构成金属阴极。
作为优选方式，p型衬底上方右侧设有第一pwell区，第一pwell区的左边与第一nwell区相切，n+接触区和p+接触区位于第一pwell区内部。
作为优选方式，第一pwell区上表面设有栅氧化层，栅氧化层左边与第一nwell区或ntop层相切、右边与n+接触区相切，栅氧化层上方为多晶硅或金属栅极。
作为优选方式，ntop层为连续的一片区域。
作为优选方式，ntop层位于第一nwell区上表面且为不连续的多片区域。
作为优选方式，np接触区和ntop层连接在一起形成第一n+接触区，第一n+接触区左侧设有第一p+接触区，第一nwell区右侧设有不紧邻的第二nwell区；n+接触区和p+接触区位于第二nwell区内部，第一n+接触区和第一p+接触区短接形成金属阳极，n+接触区和p+接触区用金属相连构成金属阴极。
作为优选方式，第一nwell区和第二nwell区及其内部结构关于器件中轴线对称。
作为优选方式，第一nwell区和第二nwell区之间设有第二pwell区，第二pwell区的左边缘与第一nwell区相切、右边缘与第二nwell区相切。
作为优选方式，第一nwell区和第二pwell区的边界上表面设有第一低触发区，第一低触发区一部分位于第一nwell区内，另一部分位于第二pwell区内；对称的，第二nwell区和第二pwell区的边界上表面设有第二低触发区，第二低触发区一部分位于第二nwell区内，另一部分位于第二pwell区内。
作为优选方式，第一n+接触区与第一低触发区之间设有第一ntop区，第一ntop区位于第一nwell区上表面且不同时与第一n+接触区和第一低触发区相切；对称的，n+接触区与第二低触发区之间设有第二ntop区，第二ntop区位于第二nwell区上表面，且第二ntop区不同时与n+接触区与第二低触发区相切。
作为优选方式，所述esd器件中各掺杂类型相应变为相反的掺杂，即p型掺杂变为n型掺杂的同时，n型掺杂变为p型掺杂。
本发明的有益效果为1：本发明提出ldmos器件可以在不改变工艺的情况下通过ntop层的位置来调节触发电压，2：ntop层位置的改变一方面能够调整触发电压，另一方面可以提高维持电流从而避免闩锁效应。3：ntop层的存在能够改变电流分布，使器件iv曲线呈现出多次snapback的特性，提高器件在esd脉冲电流下的鲁棒性。
附图说明
图1(a)为传统esd设计窗口；
图1(b)为高维持电流esd设计窗口；
图2为传统ldmos器件结构图；
图3为实施例1的结构图；
图4为实施例2的结构图；
图5为实施例3的结构图；
图6为实施例4的结构图；
图7为实施例5的结构图；
图8为hbm混合仿真电路图；
图9为实施例1的时域仿真结果；
图10为实施例1的d1拉偏的i-v特性仿真；
图11为实施例1的h1拉偏的i-v特性仿真；
图12为实施例6的结构图；
图13为实施例7的结构图；
图14为实施例8的结构图；
图15为实施例9的结构图；
图16为实施例10的结构图；
图17为实施例6的时域仿真结果；
图18为实施例6的ln长度拉偏的i-v特性以及传统器件i-v特性；
01为p型衬底，02为栅氧化层，03为栅极，10为第一nwell区；11为np接触区，12为n+接触区，13为ntop层，20为第一pwell区，21为p+接触区，30为第二nwell区，31为金属阳极，32为金属阴极，40为第二pwell区，121为第一n+接触区，131为第一低触发区，132为第二低触发区，141为第一ntop区，142为第二ntop区，211为第一p+接触区，212为第二p+接触区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，本实施例器件结构，包括：p型衬底01、位于p型衬底01上方左侧的第一nwell区10、位于第一nwell区10内部上方的np接触区11、位于p型衬底01上方右侧且与第一nwell区10不紧邻的n+接触区12、与n+接触区12右侧相切的p+接触区21；第一nwell区10内部np接触区11右侧设有ntop层13，np接触区11与金属相连形成金属阳极31；n+接触区12和p+接触区21用金属相连构成金属阴极32。
ntop层13与np接触区11的间距(记为d1)和ntop层13与第一nwell区10右边缘的间距(记为d2)可通过工艺版图调整。
本例的工作原理为：
当esd电压上升时，由于ntop层13的存在，器件首先在表面第一nwell区10/p型衬底01构成的pn结处发生击穿。击穿后的空穴电流经p型衬底01，被金属阴极32从p+接触区21抽走。由于ntop层13的存在，击穿后的大部分电子电流将走表面的低阻区，并被阳极从np接触区11抽走。因为表面ntop层13结深较小，这样导致表面npn管的集电极收集效率低，即电流放大系数β小，所以iv曲线第一次发生snapback时的vsp较高。此外，由于此时电流较小，kirk效应并不明显，因此d1区域的nwell区会构成一定的电阻，进一步提高vsp，因此可通过d1的大小来调节vsp的大小。由于ntop层13的右侧发生电流集中，表面npn管发生kirk效应，实际基区/集电区的电场峰值并不在第一nwell区10/p型衬底01构成的pn结处，而在ntop层13的右侧。由于d2区域此时已经被强的集中电流所调制，因此d2的改变对vsp影响很小。因此，d2的大小能够独立的调节触发电压的大小，这就实现了触发电压的可调。
随着esd电压的继续增大，电子电流中走n+接触区12→p型衬底01→第一nwell区10的比例开始变大，即体内npn管逐渐开启。当发生大注入时，体内npn管也发生kirk效应，使得基区的电场峰值由小注入时的第一nwell区10/p型衬底01处转移到第一nwell区10内，并不断自下而上移动，直到该电场峰值转移到np接触区11下表面为止。此时，体内npn管的基区已由原来的p型衬底01扩展为p型衬底01和第一nwell区10。并且随着体内npn管基区扩展效应的增强，体内npn管电流能力不断提高，表面npn管电流能力被削弱。当表面npn管电流被削弱变为小注入时，体内npn管的电流能力处于绝对优势，器件再次发生snapback现象。这一次的snapback就如同传统ldmos一般，电压会被维持在一个低于vdd的值，但此时的电流已经较传统ldmos大大提高。
而如果d2距离较远，电场还没有到达ntop层就变为0则击穿电压可以达到与ldmos相同的水平。而esd触发电压有很大一部分是由击穿电压构成，因此这就是触发电压可调的机理。由于发射区存在一定的结深，因此在发射区电流不是很大的情况下，发射区边缘足以提供电子来维持器件开启，这将导致大部分电流在进入集电区时从ntop低阻区流过而不会往nwell区底部流动。虽然ntop是低阻，但是由于ntop面积很小，因此寄生npn管的集电区收集效率很低，这将导致器件维持电压vh1升高。
随着esd电流的增大，体内npn管基区扩展效应的增强，体内npn管电流能力不断提高，表面npn管电流能力被削弱，这时np接触区的底部将会提供大量电子。由于此时维持电压处于高维持电压状态，增大的电流将会逐渐由ntop层转移到维持电压更低的nwell区上去，器件维持电压降低。但是此状态必须是电流达到一定程度才会发生的，因此，如果电流不够大，器件只能被维持在高维持电压状态。
为了证明该器件能够在vdd比其维持电压高的情况下仍不发生latch－up现象。通过电路混合仿真可以看到结果如下：
图8为人体模型(hbm)仿真电路图。该电路左侧虚线框内中的hbmcircuit部分用于模拟人体泄放静电时的esd脉冲波形；右侧回路为该器件的电源供给回路，其中hvsource为电源电压，rl为负载电阻，dut为测试模块，并通过二极管隔离hbmcircuit与hvsource回路，确保hbmcircuit产生的esd脉冲不会影响到hvsource。
图9为实施例1的闩锁免疫混合仿真结果曲线，该曲线由图8所示hbm电路仿真得到的。由该图可知，对传统器件输入hbm的模拟波形后，传统器件会钳位到一个较低的电压，从而导致闩锁。而对于该新型器件，虽然也会被钳位到一个低于电源电压vdd电位进行esd泄放，但是由于该新型器件的维持电流ih很高，当esd脉冲消退之后，仅凭电源电压无法使整个回路电流维持到ih以上水平，从而能达到闩锁免疫的目的。从该仿真中可知，即使在hbm＝4000v的情况下，该新型器件依然能免疫闩锁，而传统器件在hbm＝500v时就已经闩锁。
如图10所示，在固定ntop层13与第一nwell区10右边缘的间距d2为0.5μm的情况下，改变ntop层13与np接触区11的间距d1，且对不同d1的该新型器件进行iv仿真，可见随着ntop层13与np接触区11的间距d1的减小，触发电流itri不断增大。这是因为随着d1的减小，表面npn管电流路径上的电阻变小了，这样表面npn管的电流能力也随之增强，也就意味着需要更大的触发电流itri才能使体内npn管的电流能力更占优势。
图11为拉偏不同ntop层13深度(h1)时的iv仿真示意图。由本例的工作原理可知，随着h1的增加，表面npn管的电流能力也随之增加，体内npn管将更难削弱表面npn管，也就意味着需要更大的itri才能使体内npn管的电流能力更占优势。从图11可见，随着ntop深度h1的增加，器件的维持电流ih逐步增大，同时触发电压几乎不变。这与理论分析结果一致。
实施例2
如图4所示，本实施例的器件结构，和实施例1的区别在于：p型衬底01上方右侧设有第一pwell区20，第一pwell区20的左边与第一nwell区10相切，n+接触区12和p+接触区21位于第一pwell区20内部。第一pwell区20上表面设有栅氧化层02，栅氧化层02左边与第一nwell区10相切、右边与n+接触区12相切，栅氧化层02上方为多晶硅或金属栅极03。多晶硅或金属栅极03通过导线与器件阴极32相连。
实施例3
如图5所示，本实施例和实施例2的主要区别在于：栅氧化层02左边与第一nwell区10相交且与ntop层13相切，栅氧化层02右边与n+接触区12相切；这样做的好处是使得ntop层13和n+接触区12可以采用自对准工艺实现。
实施例4
如图6所示，本实施例和实施例3的区别在于：ntop层13位于第一nwell区10上表面且为垂直于该截面排列的多个间隔的区域，且最右侧的ntop层13的右边缘位于nwell区10内部。
实施例5
如图7所示，本实施例和实施例4的区别在于：ntop层13为在z方向设置的多个间隔排列且相互平行的ntop层13。
实施例6
如图12所示，本实施例和实施例1的区别在于：np接触区11和ntop层13连接在一起形成第一n+接触区121，第一n+接触区121左侧设有第一p+接触区211，第一nwell区10右侧设有不紧邻的第二nwell区30；n+接触区12和p+接触区21位于第二nwell区30内部，第一n+接触区121和第一p+接触区211短接形成金属阳极31，n+接触区12和p+接触区21用金属相连构成金属阴极32。
实施例7
如图13所示，本实施例和实施例6的差别在于：第一nwell区10和第二nwell区30及其内部结构关于器件中轴线对称。
该器件的主要特征在于：第一n+接触区121和n+接触区12延伸至金属电极之外。这样的有益效果为：可以降低表面npn管的导通压降，使得在小电流情况下，表面npn管先导通；同时增强了表面空穴的复合，使得器件电流纵向化，提高鲁棒性。即：通过调整第一n+接触区121和n+接触区12的长度，可以改变器件的维持电压和触发电流(itri)，使得设计更加灵活。不同长度的第一n+接触区121和n+接触区12的仿真结果如图18所示。
此外该器件具有双向esd防护功能，即无论金属阳极31的esd信号是正脉冲还是负脉冲，都可以经由该器件进行泄放。与具有高维持电压的esd防护器件相比，该器件可以以低于电源电压vdd的维持电压泄放esd信号，因此其导通功率更低，鲁棒性更高。
本例的工作原理为：
当金属阳极31的esd电压上升时，由于表面n+接触区121、12较长，该路径的导通电阻较小，使得器件刚击穿时esd信号将率先从表面npn泄放，器件发生第一次snapback。随着esd电流的增大，当流经n+接触区121及第一nwell区10寄生电阻上的压降达到0.7v时，第一p+接触区211/第一nwell区10对应的pn结开启，第一p+接触区211/第一nwell区10/p型衬底01构成的pnp管开启，参与泄放esd信号，器件再次发生snapback。随着esd电流继续增大，从第一p+接触区211注入到第二nwell区30的空穴足够多，使得第一nwell区10发生了kirk效应，并逐步导致整个第一nwell区10被电导调制为p型区。当esd电流再继续增大时，第二nwell区30也发生了kirk效应，器件体内通路电流能力比表面强，使得电流路径逐步由表面转向体内，器件再次发生snapback。
图17为实施例6的闩锁免疫混合仿真结果曲线，这是由图8所示hbm电路仿真得到的。其中，仿真所用的电源电压vdd＝15v，在100ns时hbmcircuit产生esd脉冲，该脉冲大约持续到150ns。从图17可以看出，传统的scr在hbm脉冲下将发生闩锁现象，即在150ns之后，电源电压被scr钳位在2v左右，而无法恢复到15v。而本发明专利在120ns时，其钳位电压大约为8v，即以低于电源电压进行esd泄放；但是在150ns之后，电源电压又恢复vdd＝15v，这说明本发明可以能达到闩锁免疫的目的。
图18为不同n+接触区长度对应的iv仿真图。从图18可以看出，随着n+接触区长度的增加，器件的维持电压和触发电流(itri)也将随之增大。图中的scr为传统可控硅整流器。传统scr仅有一次snapback，且维持电压及维持电流都很低。
实施例8
如图14所示，本实施例和实施例7的差别在于：第一nwell区10和第二nwell区30之间设有第二pwell区40，第二pwell区40的左边缘与第一nwell区10相切、右边缘与第二nwell区30相切。
实施例9
如图15所示，本实施和实施例8的区别在于：第一nwell区10和第二pwell区40的边界上表面设有第一低触发区131，第一低触发区131一部分位于第一nwell区10内，另一部分位于第二pwell区40内；对称的，第二nwell区30和第二pwell区40的边界上表面设有第二低触发区132，第二低触发区132一部分位于第二nwell区30内，另一部分位于第二pwell区40内。
实施例10
如图16所示，本实施例与实施例9的主要区别在于：第一n+接触区121与第一低触发区131之间设有第一ntop区141，第一ntop区141位第一nwell区10上表面且不同时与第一n+接触区121和第一低触发区131相切；对称的，n+接触区12与第二低触发区132之间设有第二ntop区142，第二ntop区142位于第二nwell区30上表面，且第二ntop区142不同时与n+接触区12与第二低触发区132相切。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。