本发明的实施例总体上涉及电子硬件以及用于操作电子硬件的方法，并且更具体地说，涉及静电放电(esd)保护装置以及用于操作esd保护装置的方法。
背景技术
esd保护装置可以集成到集成电路(ic)芯片中以提供低阻抗通道，进而防范ic芯片中的热损伤。在如esd冲击或esd测试等esd事件期间，esd保护装置对esd电流脉冲进行分流以保护核心电路。
技术实现要素：
描述了一种esd保护装置以及一种操作esd保护装置的方法的实施例。在一个实施例中，一种esd保护装置包括：双极型晶体管装置，连接在第一节点与第二节点之间；串联保护装置，与所述双极型晶体管装置串联连接；以及二极管装置，连接在所述第二节点与第三节点之间。待保护nmos装置的漏极端可连接至所述第一节点。所述待保护nmos装置的主体可连接至所述第二节点。所述待保护nmos装置的源极端可连接至所述第三节点。所述二极管装置和所述双极型晶体管装置被配置成形成寄生可控硅整流器(scr)。还描述了其它实施例。
在实施例中，所述二极管装置与所述双极型晶体管装置之间的距离短于预定义阈值。
在实施例中，所述二极管装置与所述双极型晶体管装置重叠。
在实施例中，所述二极管装置形成于所述双极型晶体管装置的边界内。
在实施例中，所述二极管装置形成于所述双极型晶体管装置的基板接触环内。
在实施例中，所述串联保护装置连接至所述第一节点，并且所述双极型晶体管装置连接至所述第二节点。
在实施例中，所述双极型晶体管装置包括pnp双极型晶体管或npn双极型晶体管。
在实施例中，所述双极型晶体管装置包括电阻器，所述电阻器连接在所述双极型晶体管装置的发射极与所述双极型晶体管装置的基极之间。
在实施例中，所述串联保护装置包括双极型晶体管或二极管。
在实施例中，所述双极型晶体管包括电阻器，所述电阻器连接在所述双极型晶体管的发射极与所述双极型晶体管的基极之间。
在实施例中，所述二极管装置包括至少一个二极管。
在实施例中，所述寄生可控硅整流器被配置成响应于在所述第一节点与所述第二节点之间接收到的esd脉冲而是不活动的。
在实施例中，所述寄生可控硅整流器被配置成响应于在所述第一节点与所述第三节点之问接收到的esd脉冲而是活动的。
在实施例中，一种集成电路ic装置包括所述esd保护装置和所述待保护nmos装置。
在实施例中，一种esd保护装置包括：第一pnp双极型晶体管，连接在第一节点与第二节点之间；第二pnp双极型晶体管，与所述第一pnp双极型晶体管串联连接；以及二极管，连接在所述第二节点与第三节点之间。待保护nmos装置的漏极端可连接至所述第一节点，所述待保护nmos装置的主体可连接至所述第二节点，并且所述待保护nmos装置的源极端可连接至所述第三节点。所述第一pnp双极型晶体管和所述二极管被配置成形成寄生可控硅整流器。所述二极管形成于所述第一pnp双极型晶体管的边界内。
在实施例中，所述二极管形成于所述第一pnp双极型晶体管的基板接触环内。
在实施例中，所述第二pnp双极型晶体管连接至所述第一节点，并且所述第一pnp双极型晶体管连接至所述第二节点。
在实施例中，所述寄生可控硅整流器被配置成响应于在所述第一节点与所述第二节点之间接收到的esd脉冲而是不活动的并且被配置成响应于在所述第一节点与所述第三节点之间接收到的esd脉冲而是活动的。
在实施例中，所述esd保护装置还包括第二二极管，所述第二二极管连接至所述第一节点并且连接至所述第二pnp双极型晶体管。
在实施例中，一种用于操作esd保护装置的方法涉及：使用连接在第一节点与第二节点之间的至少一个双极型晶体管装置来传导在所述第一节点与所述第二节点之间接收到的第一esd脉冲，其中，待保护nmos装置的漏极端可连接至所述第一节点，并且其中，所述待保护nmos装置的主体可连接至所述第二节点；以及传导在所述第一节点与可连接至所述待保护nmos装置的源极端的第三节点之间接收到的第二esd脉冲。传导所述第二esd脉冲包括：激活由所述双极型晶体管装置和连接在所述待保护nmos装置与所述第三节点之间的二极管装置形成的寄生可控硅整流器。
根据结合附图进行的以下详细说明，本发明的实施例的其它方面和优点将变得明显，所述附图通过本发明的原理的例子的方式得以描绘。
附图说明
图1是根据本发明的实施例的ic装置的示意性框图。
图2和图3示出了在esd事件期间通过ic装置的esd保护装置的esd电流路径的两个例子。
图4描绘了图1中描绘的ic装置的实施例。
图5至图7示出了图4中描绘的esd保护装置的测试闩锁场景的三个例子。
图8描绘了根据本发明的实施例的具有三个延伸漏极n型mosfet(ednmos)晶体管的ic装置。
图9描绘了根据本发明的实施例的具有两个ednmos晶体管的ic装置。
图10描绘了根据本发明的实施例的图9中描绘的esd保护装置的局部顶部布局视图。
图11描绘了图10中描绘的局部esd保护装置的一部分。
图12描绘了根据本发明的实施例的图9中描绘的esd保护装置的横截面视图。
图13描绘了图1中描绘的ic装置的另一个实施例。
图14是过程流程图，示出了根据本发明的实施例的用于操作esd保护装置的方法。
在整个说明书中，类似参考号可以用于标识类似元件。
具体实施方式
将容易理解的是，如本文中总体上描述的且在附图中示出的实施例的部件可以被安排和设计成各种不同配置。因此，以下对如附图中表示的各个实施例的详细说明并不旨在限制本公开的范围，而仅仅表示各个实施例。虽然在附图中呈现了实施例的各个方面，但是除非具体指明，附图不一定按比例绘制。
所描述实施例将在所有方面中被视为仅仅是说明性的而不是限制性的。因此，本发明的范围由所附权利要求书而不是由此详细说明指定。落入权利要求书的等效方案的含义和范围内的所有改变都将涵盖在权利要求书的范围内。
在整个本说明书中对特征、优点或类似语言的提及并不暗示可以使用本发明来实现的所有特征和优点应当处于或处于任何单个实施例中。相反，提及特征和优点的语言被理解成意味着结合实施例描述的特定特征、优点或特性包括在至少一个实施例中。因此，在整个本说明书中对特征和优点的讨论以及类似语言可以但不一定指代同一实施例。
此外，所描述的本发明特征、优点和特性可以以任何适当的方式组合到一个或多个实施例中。相关领域的技术人员将认识到，鉴于本文中的说明，可以在没有具体实施例的特定特征或优点中的一个或多个的情况下实践本发明。在其它情况下，可以认识到某些实施例中的、可能并不存在于在本发明的所有实施例中的另外特征和优点。
在整个本说明书中对“一个实施例”、“实施例”或类似语言的提及意味着结合所指示实施例描述的具体特征、结构或特性包括在至少一个实施例中。因此，在整个本说明书中的短语“在一个实施例中”、“在实施例中”以及类似语言可以但不一定全都指代同一实施例。
图1是根据本发明的实施例的ic装置100的示意性框图。ic装置可以用于各种应用中，比如，汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或消费者或电器应用。在图1中描绘的实施例中，ic装置包括nmos装置102和用于在esd事件期间保护nmos装置的esd保护装置104，所述esd事件可以是esd测试或实际esd冲击。可以在如半导体晶片等基板中实施ic装置。在实施例中，ic装置被封装为半导体ic芯片。ic装置可以包括在微控制器中，所述微控制器可以用于例如车辆控制或通信、识别、无线通信和/或照明控制。在一些实施例中，ic装置包括在如智能电话、平板计算机、膝上型计算机等计算装置中。例如，ic装置可以包括在能够进行近场通信(nfc)的计算装置中。尽管ic装置在图1中被示出为包括nmos装置和esd保护装置，但是在其它实施例中，ic装置可以包括另外的电路元件。例如，ic装置可以包括控制电路，所述控制电路位于低压域中并且用于对位于高压域中的nmos装置和/或用于驱动nmos装置的驱动电路进行控制。
在图1中描绘的实施例中，nmos装置102和esd保护装置104连接在可以通过其接收一个或多个esd脉冲的第一节点122、第二节点124和第三节点126之间。第一节点、第二节点和第三节点可以耦合至不同电压。第一节点、第二节点和第三节点可以被实施为ic装置的电气端，比如，ic装置的电气接触垫或电气接触引脚。在一些实施例中，第一节点连接至正电压并且被称为高压(hv)引脚，第三节点连接至比第一节点处的电压低的电压并且被称为低压(lv)引脚，并且第二节点连接至接地并且被称为接地(gnd)引脚。
nmos装置102易受esd冲击影响并且如果发生esd事件则受esd保护装置104保护。在图1中描绘的实施例中，nmos装置包括源极端“s”、栅极端“g”、主体“b”132以及漏极端“d”。在一些实施例中，nmos装置的漏极端d电连接至第一节点122，nmos装置的主体b电连接至第二节点124，并且nmos装置的源极端s电连接至第三节点126。nmos装置的栅极端g可以电连接至用于为nmos装置生成驱动电压的驱动电路。nmos装置可以通过至少一个适当的半导体装置来实施。在一些实施例中，nmos装置是nmos晶体管。nmos装置可以用于微控制器、收发器或切换电路中。在一些实施例中，ic装置可以包括串联连接的二极管，所述二极管与nmos装置并联耦合以进行电流限制和电压浪涌保护。
esd保护装置104在esd事件期间保护nmos装置102。esd保护装置可以用于保护ic装置100的电源域。例如，esd保护装置可以连接至ic装置100的电源轨。esd保护装置可以通过适当的半导体装置来实施。在图1中描绘的实施例中，esd保护装置包括双极型晶体管装置112、串联保护装置114和二极管装置116。尽管esd保护装置在图1中被示出为包括双极型晶体管装置、串联保护装置和二极管装置，但是在其它实施例中，所述电气装置可以包括另外的电路元件。例如，esd保护装置可以包括一个或多个另外的晶体管和/或电阻器。
esd保护装置104的双极型晶体管装置112被配置成响应于esd脉冲而对电流进行分流。在图1中描绘的实施例中，双极型晶体管装置连接在第一节点122与第二节点124之间。双极型晶体管装置可以通过至少一个适当的半导体装置来实施。在一些实施例中，双极型晶体管装置通过双极型晶体管来实施，所述双极型晶体管可以是npn双极型晶体管或pnp双极型晶体管。
esd保护装置104的串联保护装置114与双极型晶体管装置112串联连接。串联连接装置用于将esd保护装置的保持电压维持在适合于闩锁的水平(例如，允许ic装置100在高达其预期工作电压(例如，3v到5v)下进行闩锁安全操作)。esd保护装置的保持电压可以是骤回保持电压，在所述骤回保持电压下，esd保护装置中发生击穿状况。在图1中描绘的实施例中，串联保护装置连接在第一节点122与双极型晶体管装置之间。在一些实施例中，串联保护装置连接在第二节点124与双极型晶体管装置之间。串联保护装置可以使用至少一个适当的半导体装置来实施。在一些实施例中，串联保护装置使用双极型晶体管来实施，所述双极型晶体管可以是npn双极型晶体管或pnp双极型晶体管。在一些其它实施例中，串联保护装置使用一个或多个二极管来实施。
esd保护装置104的二极管装置116连接在第二节点124与第三节点126之间。在图1中描绘的实施例中，二极管装置连接至nmos装置102的源极端s并且连接至第三节点。二极管装置可以使用至少一个适当的半导体装置来实施。例如，二极管装置使用一个或多个二极管来实施。
在图1中描绘的实施例中，二极管装置116和双极型晶体管装置112被配置成形成寄生可控硅整流器(scr)118。在一些实施例中，二极管装置与双极型晶体管装置之间的距离短于预定义阈值。二极管装置和双极型晶体管装置可以形成于同一基板上。在一些实施例中，二极管装置与双极型晶体管装置重叠。例如，二极管装置可以形成于双极型晶体管装置的边界(例如，封装体)内。在一些实施例中，二极管装置形成于双极型晶体管装置的基板接触环内。基板接触环可以由一种或多种高电导率材料制成。在实施例中，基板接触环包括一个或多个低电阻层(例如，硅化层)，所述一个或多个低电阻层形成于esd保护装置104的表面上以便更好地与其它电路进行连接。
图2和图3示出了在esd事件期间通过ic装置100的esd保护装置104的esd电流路径的两个例子。具体地说，图2示出了在从hv引脚122到gnd引脚124的esd脉冲期间在esd保护装置中的esd电流路径。如图2所示，当在hv引脚与gnd之间接收到esd脉冲时，esd电流220流过串联保护装置114和双极型晶体管装置112。因此，由二极管装置116和双极型晶体管装置112形成的scr118未被激活。图3示出了在从hv引脚到lv引脚126的esd脉冲期间在esd保护装置中的esd电流路径。如图3所示，当在hv引脚与lv引脚之间接收到esd脉冲时，esd电流320流过串联保护装置114、双极型晶体管装置112和二极管装置，这激活了由二极管装置和双极型晶体管装置形成的scr。激活寄生scr引起双极型晶体管装置的短路，这导致比从hv引脚到gnd的esd脉冲期间的工作电压低的工作电压。
当从第一节点122到第三节点126受压时，nmos装置102可以具有低故障电压，并且当从第一节点到第二节点124受压时，其可以具有高得多的故障电压。图1中描绘的esd保护装置104对于在第一节点与第三节点之间接收到的esd脉冲具有低工作电压(例如，低于nmos装置的故障电压)并且允许第一节点与第三节点之间的高得多的dc对峙电压。对于针对过电压(例如，导致比预期工作电压高的dc电压的典型浪涌或故障状况)的系统鲁棒性来说，高dc对峙电压是有益的。因此，esd保护装置在从高压引脚到低压引脚的esd冲击期间以及在从高压引脚到接地的esd冲击期间为nmos装置提供充足的esd保护。
图4描绘了图1中描绘的ic装置100的实施例。在图4中描绘的实施例中，ic装置400包括延伸漏极n型mosfet(ednmos)晶体管402和esd保护装置404，所述esd保护装置404包括第一pnp双极型晶体管412、第二pnp双极型晶体管414、以及二极管416。ednmos晶体管包括源极端“s”、栅极端“g”、主体“b”432、以及漏极端“d”。在一些实施例中，ednmos晶体管被配置为用于产生低压供应的源极跟随器或者被实施在相对于高压具有鲁棒性的数据开关中。在图4中描绘的实施例中，ednmos晶体管的漏极端d电连接至hv引脚422并且电连接至第二pnp双极型晶体管；ednmos晶体管的主体b电连接至接地(gnd)引脚424，电连接至第一pnp双极型晶体管并且电连接至二极管；并且ednmos晶体管的源极端s电连接至lv引脚426并且电连接至二极管。图4中描绘的ic装置400的ednmos晶体管、esd保护装置404、第一pnp双极型晶体管、第二pnp双极型晶体管、以及二极管分别是图1中描绘的ic装置100的nmos装置102、esd保护装置104、双极型晶体管装置112、串联保护装置114、以及二极管装置116的实施例。图4中描绘的ic装置是图1中描绘的ic装置100的可能实施方式。然而，图1中描绘的ic装置的实施方式可以不同于图4中描绘的ic装置。
在图4中描绘的实施例中，二极管416和第一双极型晶体管412被配置成形成寄生可控硅整流器(scr)418。在esd保护装置404的示例操作中，当在hv引脚与gnd之间接收到esd脉冲时，esd电流流过第二pnp双极型晶体管414和第一pnp双极型晶体管412。因此，由二极管和第一pnp双极型晶体管形成的scr418未被激活。此外，当在hv引脚与lv引脚之间接收到esd脉冲时，esd电流流过第二pnp双极型晶体管、第一pnp双极型晶体管、以及二极管，这激活了scr418。
除了为ednmos晶体管402提供esd保护之外，esd保护装置404还可以满足闩锁安全要求。esd保护装置可以用于以相对较低工作电压操作、但需要较高dc对峙电压以实现系统鲁棒性的ic装置。图5至图7示出了图4中描绘的esd保护装置的闩锁场景的三个例子。具体地说，图5示出了esd保护装置的闩锁场景，其中，hv引脚保持处于正常工作电压，同时从lv引脚拉出dc电流(例如，100ma)。esd保护装置可以承受图5中示出的闩锁场景。具体地说，在esd保护装置404中，hv引脚处的闩锁测试电压(例如，关于gnd的指定dc对峙电压)小于scr和第二pnp双极型晶体管的保持电压之和。scr的保持电压可以是骤回保持电压，在所述骤回保持电压下自维持电流可以在scr中流动，而第二pnp双极型晶体管的保持电压可以是骤回保持电压，在所述骤回保持电压下自维持电流可以在第二pnp双极型晶体管中流动。例如，hv引脚处的闩锁测试电压被限制于13v，而scr和第二pnp双极型晶体管的保持电压之和超过13v。
图6示出了esd保护装置404的闩锁场景，其中，过电压被施加到hv引脚上。esd保护装置可以承受图6中示出的闩锁场景。具体地说，在esd保护装置404中，hv引脚并不闩锁或遭受损坏。过电压可以限制于针对所述hv引脚而列出的绝对最大额定值(amr)。hv引脚处的闩锁测试电压(例如，关于gnd的指定dc对峙电压)小于scr和第二pnp双极型晶体管的保持电压之和。例如，hv引脚处的闩锁测试电压被限制于26v，而scr和第二pnp双极型晶体管的保持电压之和超过26v。
图7示出了esd保护装置的闩锁场景，其中，hv引脚保持处于正常工作电压，同时从不经由ednmos晶体管402连接至hv引脚的lv引脚756拉出dc电流(例如，100ma)。在图7中示出的闩锁场景中，lv引脚756通过二极管746连接至接地(gnd)。esd保护装置可以承受图7中描绘的闩锁场景。具体地说，在esd保护装置404中，hv引脚处的闩锁测试电压(例如，关于gnd的指定dc对峙电压)小于scr和第二pnp双极型晶体管的保持电压之和。例如，hv引脚处的闩锁测试电压被限制于26v，而scr和第二pnp双极型晶体管的保持电压之和超过26v。
图8描绘了根据本发明的实施例的具有三个ednmos晶体管802-1、802-2、802-3的ic装置800。在图8中描绘的实施例中，ic装置包括三个ednmos晶体管802-1、802-2、802-3以及一个esd保护装置804，所述esd保护装置804包括第一pnp双极型晶体管812、第二pnp双极型晶体管814、以及三个晶体管816-1、816-2、816-3。每个ednmos晶体管都包括源极端“s”；栅极端“g”；主体“b”832-1、832-2或832-3；以及漏极端“d”。在图8中描绘的实施例中，每个ednmos晶体管的漏极端d电连接至hv引脚822并且电连接至第二pnp双极型晶体管；每个ednmos晶体管的主体b电连接至接地(gnd)引脚824，电连接至第一pnp双极型晶体管并且电连接至对应二极管；并且每个ednmos晶体管的源极端s电连接至lv引脚826并且电连接至对应二极管。图8中描绘的ic装置800的ednmos晶体管、esd保护装置804、第一pnp双极型晶体管、第二pnp双极型晶体管、以及二极管分别是图1中描绘的ic装置100的nmos装置102、esd保护装置104、双极型晶体管装置112、串联保护装置114、以及二极管装置116的实施例。图8中描绘的ic装置是图1中描绘的ic装置100的可能实施方式。然而，图1中描绘的ic装置的实施方式可以不同于图8中描绘的ic装置。
在图8中描绘的实施例中，二极管816-1和第一双极型晶体管812被配置成形成第一寄生scr818-1；二极管816-2和第一双极型晶体管被配置成形成第二寄生scr818-2；并且二极管816-3和第一双极型晶体管被配置成形成第三寄生scr818-3。在esd保护装置804的示例操作中，当在hv引脚与gnd之间接收到esd脉冲时，esd电流流过第二pnp双极型晶体管814和第一pnp双极型晶体管812。因此，由二极管和第一pnp双极型晶体管形成的scr818-1、818-2和818-3未被激活。此外，当在hv引脚与对应lv引脚之间接收到esd脉冲时，esd电流流过第二pnp双极型晶体管、第一pnp双极型晶体管、以及对应二极管，这激活了对应scr。
图9描绘了根据本发明的实施例的具有两个ednmos晶体管902-1、902-2的ic装置900。在图9中描绘的实施例中，ic装置包括所述两个ednmos晶体管和一个esd保护装置904，所述esd保护装置904包括串联二极管944；第一pnp双极型晶体管912；第二pnp双极型晶体管914；四个二极管“d_1b”、“d_2b”、“d_1t”和“d_2t”；以及esd轨夹950。在一些实施例中，esd轨夹包括bigfet和用于bigfet的触发器装置的组合。esd轨夹可以用于通过将来自电源域的esd电流分流到接地域而保护ic装置的电源域在esd冲击期间免受损坏(例如，过热或过电压)。在图9中描绘的实施例中，每个ednmos晶体管902-1或902-2都包括源极端“s”、栅极端“g”、主体“b”932-1或932-2、以及漏极端“d”。每个ednmos晶体管的漏极端d电连接至hv引脚922；每个ednmos晶体管的主体b电连接至接地(gnd)引脚924，电连接至第一pnp双极型晶体管并且电连接至对应二极管d_1b或d_2b；并且每个ednmos晶体管的源极端s电连接至lv引脚826并且电连接至对应二极管。图9中描绘的ic装置900的ednmos晶体管、esd保护装置804、第一pnp双极型晶体管、第二pnp双极型晶体管、以及二极管分别是图1中描绘的ic装置100的nmos装置102、esd保护装置104、双极型晶体管装置112、串联保护装置114、以及二极管装置116的实施例。图9中描绘的ic装置是图1中描绘的ic装置100的可能实施方式。然而，图1中描绘的ic装置的实施方式可以不同于图9中描绘的ic装置。
在图9中描绘的实施例中，二极管d_1b和第一双极型晶体管912被配置成形成第一寄生scr918-1；并且二极管d_2b和第一双极型晶体管被配置成形成第二寄生scr918-2。在esd保护装置904的示例操作中，当在hv引脚与gnd之间接收到esd脉冲时，esd电流流过串联二极管944、第二pnp双极型晶体管914、以及第一pnp双极型晶体管912。因此，由二极管和第一pnp双极型晶体管形成的scr918-1和918-2未被激活。此外，当在hv引脚与对应lv引脚之间接收到esd脉冲时，esd电流流过串联二极管、第二pnp双极型晶体管、第一pnp双极型晶体管、以及对应二极管，这激活了对应scr。esd保护装置904在从hv引脚到gnd的esd脉冲期间具有相对较高的工作电压，并且在从hv引脚到lv引脚的esd脉冲期间具有较低工作电压。
图10描绘了根据本发明的实施例的图9中描绘的esd保护装置904的局部顶部布局视图。在图10中描绘的局部顶部布局视图中，esd保护装置至少包括串联二极管944；第一pnp双极型晶体管912；第二pnp双极型晶体管914；以及四个二极管d_1b、d_2b、d_1t和d_2t。二极管d_1b、d_2b与第一pnp双极型晶体管912重叠，使得二极管d_1b、d_2b的基板区域是第一pnp双极型晶体管912的基板区域的一部分。
图11描绘了图10中描绘的局部esd保护装置904的一部分。在图11中描绘的部分中，第一pnp双极型晶体管912包括集电极部件1132-1、1132-2、1132-3、1132-4、1132-5、1132-6、1132-7、1132-8、1132-9、1132-10、1132-11；相对于集电极部件交替定位的发射极部件1134-1、1134-2、1134-3、1134-4、1134-5、1134-6、1134-7、1134-8、1134-9、1134-10、1134-11；基极结构1136；以及基板接触环1138。在一些实施例中，基板接触环用于捕获意外地注入到基板中的空穴和/或确保esd保护装置内部的电场包含在esd保护装置的边缘内并且不影响相邻半导体器件。例如，基板接触环迫使esd保护装置的边缘周围的电势为零，使得没有电场从esd保护装置凸出。基板接触环可以由一种或多种高电导率材料制成。基板接触环可以包括低电阻层(例如，硅化层)，所述低电阻层形成于esd保护装置的表面上以便更好地与其它电路进行连接。二极管d_1b形成于第一pnp双极型晶体管912的基板接触环内，使得二极管d_1b的基板区域是第一pnp双极型晶体管912的基板接触环的基板区域的一部分。因为二极管d_1b形成于第一pnp双极型晶体管的基板接触环内，所以二极管d_1b和第一pnp双极型晶体管形成寄生可控硅整流器(scr)。
图12描绘了根据本发明的实施例的图9中描绘的esd保护装置904的横截面视图。在图12的横截面视图中，基板接触环1138和有源区域1244形成于p阱区域1242的顶部(例如，与其直接接触)，而发射极区域1234形成于基极区域1236的顶部(例如，与其直接接触)。接触区域1252、1254、1256可以分别形成于第一有源区域、第二有源区域以及发射极区域的顶部(例如，与其直接接触)。接触区域1252、1254可以分别连接至接地引脚924并且连接至lv引脚926(在图9中示出)。接触区域可以包括低电阻层(例如，硅化层)，所述低电阻层形成于esd保护装置的表面上以便更好地与其它电路进行连接。隔离器区域(例如，填充有氧化物或其它隔离材料的浅沟槽隔离区域)1262、1264、1266分别形成于p阱区域和基极区域的顶部(例如，与其直接接触)。p阱区域和基极区域可以形成于基板1258的顶部(例如，与其直接接触)，所述基板可以是硅基板区域。如图12所示，第一pnp双极型晶体管912与形成于p阱区域和基极区域内的寄生npn双极型晶体管1292一起操作。
图13描绘了图1中描绘的ic装置100的另一个实施例。在图4中描绘的实施例中，ic装置1300包括ednmos晶体管1302和esd保护装置1304，所述esd保护装置1304包括第一pnp双极型晶体管1312、第二pnp双极型晶体管1314、以及二极管1316。图13中描绘的pnp双极型晶体管1312与图4中描绘的pnp双极型晶体管412之间的差异在于电阻器1334连接在pnp双极型晶体管1312的基极与发射极之间。图13中描绘的pnp双极型晶体管1314与图4中描绘的pnp双极型晶体管414之间的差异在于电阻器1336连接在pnp双极型晶体管1314的基极与发射极之间。ednmos晶体管包括源极端“s”、栅极端“g”、主体“b”432、以及漏极端“d”。在图13中描绘的实施例中，ednmos晶体管的漏极端d电连接至hv引脚1322并且电连接至第二pnp双极型晶体管；ednmos晶体管的主体b电连接至接地(gnd)引脚1324，电连接至第一pnp双极型晶体管并且电连接至二极管；并且ednmos晶体管的源极端s电连接至lv引脚1326并且电连接至二极管。在图13中描绘的实施例中，二极管1316和第一双极型晶体管1312形成寄生可控硅整流器(scr)1318。图13中描绘的ic装置1300的ednmos晶体管、esd保护装置、第一pnp双极型晶体管、第二pnp双极型晶体管、以及二极管分别是图1中描绘的ic装置100的nmos装置102、esd保护装置104、双极型晶体管装置112、串联保护装置114、以及二极管装置116的实施例。图13中描绘的ic装置是图1中描绘的ic装置100的可能实施方式。然而，图1中描绘的ic装置的实施方式可以不同于图13中描绘的ic装置。
图14是过程流程图，示出了根据本发明的实施例的用于操作esd保护装置的方法。在框1402处，使用连接在第一节点与第二节点之间的至少一个双极型晶体管装置来传导在第一节点与第二节点之间接收到的第一esd脉冲。待保护nmos装置的漏极端可连接至第一节点，并且待保护nmos装置的主体可连接至第二节点。在框1404处，传导在第一节点与可连接至待保护nmos装置的源极端的第二节点之间接收到的第二esd脉冲。由所述至少一个双极型晶体管装置中的一个和连接在待保护nmos装置与第三节点之间的二极管装置形成的寄生可控硅整流器被激活。所述至少一个双极型晶体管装置可以与图1中描绘的双极型晶体管装置112，图4中描绘的pnp双极型晶体管412、414，图8中描绘的pnp双极型晶体管812、814，图9中描绘的pnp双极型晶体管912、914和/或图13中描绘的pnp双极型晶体管1312、1314相同或类似。待保护nmos装置可以与图1中描绘的nmos装置102，图4中描绘的ednmos晶体管402，图8中描绘的ednmos晶体管802-1、802-2、802-3，图9中描绘的ednmos晶体管902-1、902-2和/或图13中描绘的ednmos晶体管1312相同或类似。二极管装置可以与图1中描绘的二极管装置116，图4中描绘的二极管416，图8中描绘的二极管816-1、816-2、816-3，图9中描绘的二极管d_1b、d_2b和/或图13中描绘的二极管1316相同或类似。寄生可控硅整流器可以与图1中描绘的scr118，图4中描绘的scr418，图8中描绘的scr818-1、818-2、818-3，图9中描绘的scr918-1、918-2和/或图13中描绘的scr1318相同或类似。
虽然以特定顺序示出和描述了本文中的方法的操作，但是可以改变所述方法的操作的顺序，使得某些操作可以以相反的顺序执行，或者使得某些操作可以至少部分地与其它操作同时执行。在另一个实施例中，不同操作的指令或子操作可以以间歇性和/或交替的方式实施。
另外，尽管已经描述或描绘的本发明特定实施例包括本文中描述或描绘的若干组件，但是本发明的其它实施例可以包括更少或更多组件以便实施更少或更多特征。
此外，尽管已经描述并描绘了本发明的特定实施例，但是本发明将不限于如此描述和描绘的特定部件形式或安排。本发明的范围将由在此所附权利要求书及其等效物限定。