用于存储器设备的改进的蚀刻停止层或硬掩模层的方法和装置与流程

本公开内容总体上涉及计算机开发领域，并且更具体而言，涉及存储器设备。

背景技术

存储器设备可以包括一个或多个半导体存储器芯片，每个半导体存储器芯片均包括用于存储数据的一个或多个存储器单元阵列。在制造存储器设备期间，可以将各种层沉积在衬底之上。制造还可以包括施加掩模并蚀刻穿过一个或多个层的部分。

附图说明

图1示出了根据特定实施例的具有均厚蚀刻停止层的存储器芯片的一部分的水平横截面。

图2示出了根据特定实施例的氧化铪(hfo2)、氧化铝(al2o3)和二氧化硅(sio2)的各种组合的针对预测结晶温度的三元相图。

图3示出了描绘根据特定实施例的提供良好的结晶温度和湿法蚀刻速率的蚀刻停止层的特定组成(composition)区域的三元相图。

图4示出了根据特定实施例的氧化镁(mgo)、氧化铝(al2o3)和氧化铪(hfo2)的各种组合的针对预测湿法蚀刻速率的三元相图。

图5示出了根据特定实施例的氧化铝(al2o3)、氧化镁(mgo)和二氧化硅(sio2)的各种组合的针对预测蚀刻速率的三元相图。

图6示出了用于制造具有蚀刻停止层的存储器设备的示例性流程，所述蚀刻停止层包含氧化铝与铪、硅或镁中的一种或多种的组合。

图7示出了根据特定实施例的利用硬掩模来制造存储器设备的示例性流程，所述硬掩模采用了氧化镁(mgo)或镁铝氧化物(mgal2o4)。

图8示出了根据特定实施例的nand闪速存储器阵列的示例性部分。

图9示出了根据特定实施例的计算机系统的组件的框图。

图10示出了根据特定实施例的具有不连续蚀刻停止层的存储器芯片的一部分的水平横截面。

各个附图中相似的附图标记和名称指示相似的元件。

具体实施方式

各个实施例的构思适用于在任何合适的计算机系统中使用的存储器设备。其中可使用本公开内容的教导的系统的示例包括台式计算机系统、服务器计算机系统、储存系统、手持设备、平板电脑、其他薄型笔记本、片上系统(soc)设备以及嵌入式应用。手持设备的一些示例包括蜂窝电话、数码相机、媒体播放器、个人数字助理(pda)和手持式pc。嵌入式应用可以包括微控制器、数字信号处理器(dsp)、soc、网络计算机(netpc)、机顶盒、网络集线器、广域网(wan)交换机或可以执行以下教导的功能和操作的任何其他系统。本公开内容的各个实施例可以应用在任何合适的计算环境中，例如个人计算设备、服务器、大型机、云计算服务提供商基础设施、数据中心、通信服务提供商基础设施(例如，演进型分组内核的一个或多个部分)或包括一个或多个计算设备的其他环境。

图1示出了根据特定实施例的具有均厚蚀刻停止层108的存储器芯片100的一部分的水平横截面。在各个实施例中，存储器芯片100可以包括3dnand闪速存储器阵列，但是本公开内容的教导也可以应用于任何合适的半导体器件。存储器芯片100包括由交替的多晶硅层102和电介质材料层104形成的层叠体(tier)，电介质材料例如是氧化物(例如二氧化硅)、硅酸盐玻璃、低k绝缘体(例如碳氧化硅)或其他合适的电介质材料。这些层以大体上水平的方式设置在存储器芯片100上。在特定实施例中，这些层可以通过在衬底112之上沉积而形成(可以存在形成在层叠体和衬底之间的一个或多个其他居间层，例如蚀刻停止层108、一个或多个下方金属层或其他合适的层)。可以使用诸如物理气相沉积(pvd)、化学气相沉积(cvd)、电化学沉积(ecd)、分子束外延(mbe)、原子层沉积(ald)或其他合适的沉积工艺等任何合适的沉积工艺来形成该层叠体的多晶硅层或电介质层。

在各个实施例中，存储器芯片100的层叠体中可以存在任何合适数量的多晶硅层102和电介质层104。存储器芯片100的存储器单元可以形成在多晶硅层102中。在特定实施例中，进一步处理多个多晶硅层102(例如，大多数多晶硅层)以形成存储器阵列的有源字线(在每个多晶硅层102中形成一个或多个字线)。一个或多个其他多晶硅层102可以用于形成虚字线和/或源极和漏极选择栅极。

尽管本公开内容集中在包括交替的多晶硅层102和电介质层104的层叠体上，但是本文中描述的任何实施例可以采用包含任何合适的导电材料的层或采用代替多晶硅层的包含多晶硅和一种或多种其他材料的层。因此，层叠体可以包括交替的电介质材料层和任何合适的导电层(即(至少部分地)包含诸如多晶硅、钨、其它金属或其他合适的导电材料等导电材料的层)。在特定实施例中，可以通过沉积交替的氮化硅层和电介质材料层来形成层叠体。在一些实施例中，在存储器设备100的制造期间，可以将氮化硅的至少一部分挖出并用导电材料替代。在特定实施例中，可以使用任何合适的交替层来形成层叠体，从而形成替代栅极的阵列或电荷捕获nand存储器单元的阵列。

衬底112可以包含任何合适的固体物质，其上可以施加另一种物质层。例如，衬底112可以是硅、二氧化硅、氧化铝、蓝宝石、锗、砷化镓、硅锗合金、磷化铟或其他合适的材料中的一种或多种的薄片。可以在衬底上形成与存储器芯片100相关联的各种电路，例如感测放大器、解码器、上拉或下拉驱动器、静电保护电路或其他电路。

在制造期间，可以将硬掩模114施加在层叠体的顶部上(在各个实施例中，一个或多个其他居间层可以位于硬掩模和层叠体之间)。硬掩模可以包括划定期望的蚀刻位置的各种孔116。然后可以施加干法蚀刻材料。硬掩模可以耐受干法蚀刻材料，使得它保护下方的层叠体免受干法蚀刻材料影响。干法蚀刻可以在孔116的位置处向下穿过层叠体而蚀刻出通道110。在特定实施例中，通道可以用于形成nand单元的串(例如，字线)。在特定实施例中，通道可以是3dnand存储器芯片中的nand柱。在各个实施例中，在形成通道之后，可以用电介质材料和/或其他合适的材料来填充通道以便产生nand单元。在各个实施例中，可以结合各个蚀刻步骤来施加各个硬掩模(例如，以形成通向每个多晶硅层的过孔或通道)。

蚀刻停止层108可以在层叠体的底部和晶圆的设置在蚀刻停止层108下方的其他部分(例如，层)之间提供缓冲。在特定实施例中，蚀刻停止层108覆盖整个晶圆(即，蚀刻停止层108是“均厚层”)。在其他实施例中，蚀刻停止层不是均厚层，而是可以包括蚀刻停止材料在晶圆的各个不连续位置(例如，在同一水平面内)的沉积物。下面结合图10讨论蚀刻停止层108不是均厚层的特定实施例。

蚀刻停止层108的组成和/或硬掩模层114的组成可以对存储器设备100的制造具有重要影响。蚀刻停止层108可以是相对耐受干法蚀刻的(即具有低的干法蚀刻速率)，但是在施加干法蚀刻之后，可以使用湿法蚀刻材料去除通道中的残留材料(来自蚀刻停止层108)。如果蚀刻停止层108的湿法蚀刻速率过高，则湿法蚀刻可以沿水平方向去除蚀刻停止层108的材料，于是该层叠体可能易于从晶圆上脱落。然而，如果蚀刻停止层108的湿法蚀刻速率过低，可能不会充分去除残留物。作为另一示例，如果蚀刻停止层108的结晶温度过低，则蚀刻停止层可能结晶，使得从通道110去除残留的蚀刻停止层材料是更加困难和/或更高成本的。

在各个实施例中，用于蚀刻停止层108的组成可以具有优于可用于蚀刻停止层的其他材料(例如氧化铝(alox))的特性的一个或多个特性。在特定实施例中，用于硬掩模层114的组成可以具有优于可用于硬掩模层114的其他材料(例如cvd碳、掺杂钨的碳或具有高金属含量的其他硬掩模)的特性的一个或多个特性。

本公开内容的各个实施例为蚀刻停止层108和/或硬掩模层114提供具有改进特性的组成。在特定实施例中，蚀刻停止层108可以包含氧化铝与铪(hf)、硅(si)或镁(mg)中的一种或多种的组合。例如，蚀刻停止层108可以包含铝铪硅氧化物(即alvhfwsixoy)、铝铪氧化物(即alvhfwoy)、铝镁铪氧化物(即alvmgzhfwoy)或铝镁硅氧化物(即，alvmgzsixoy)中的一种或多种，其中v、w、x、y和z可以是任何合适的整数。在特定实施例中，硬掩模层114可以包含氧化镁(mgo)与铝、铪或硅中的一种或多种的组合。各个实施例可以提供具有改进的结晶温度、干法蚀刻速率和/或湿法蚀刻速率的蚀刻停止层108。特定实施例可以提供具有改进的干法蚀刻速率、湿法蚀刻速率和/或光学透明度的硬掩模层114。

图2示出了根据特定实施例的氧化铪(hfo2)、氧化铝(al2o3)和二氧化硅(sio2)的各种组合的针对预测结晶温度的三元相图。每个轴表示特定化合物组成的百分比。三角形的每个顶点表示100％的特定化合物组成，并且与顶点相对的线表示0％的特定化合物组成。特定化合物的百分比随着距相关顶点的距离增加而线性减少(与顶点相对的特定线上的点均表示由与该化合物相关联的轴上的标注指定的化合物的百分比)。

如图所示，纯al2o3的组成与纯hfo2的组成一样具有相对较低的结晶温度(tc)。例如，纯al2o3和纯hfo2可以具有900℃或更低的结晶温度。纯sio2具有高于1100℃的结晶温度。然而，当al2o3与特定量的hfo2和/或sio2混合时，结晶温度升高。因此，包含alvhfwsixoy或alvhfwoy的蚀刻停止层可以具有比al2o3的蚀刻停止层高的结晶温度。在各个实施例中，蚀刻停止层108可以包含al2o3与hfo2和sio2中的一种或两种的组合，使得蚀刻停止层108的组成比例位于结晶温度高于1000℃的所示区域之一(或结晶温度高于1050℃的区域)内。在各个实施例中，通过将少量hfo2添加到al2o3(例如，15-40％的hfo2)中，膜的结晶温度增加到大于1025℃。在特定实施例中，组成可以是alvhfwsixoy，其包含25％或更多的sio2。在一些实施例中，将中等量到大量的sio2添加到al2o3中可以导致类似的温度升高。

在各个实施例中，温度升高可以足以在为了激活注入物和掺杂剂而执行的快速热处理(rtp)尖峰退火工艺步骤期间防止蚀刻停止层的结晶。在各个实施例中，可以在例如大约1000℃的高温下执行退火。氧化铝的结晶可能导致不能使用标准湿法化学物质从通道110的周边区域去除氧化铝。因此，可以使结晶氧化铝再次非晶化(例如，经由氩束线注入)，因此它可以通过湿法蚀刻而被去除。但是，这是非常高成本的步骤。通过使用具有比退火阶段期间施加的温度更高的结晶温度的蚀刻停止层108的组成，蚀刻停止层108在退火阶段期间不结晶，并且可以使用包括氢氟酸、硝酸、水、氟化铵、磷酸、乙酸或其他合适的蚀刻材料中的任何一种或多种的湿法蚀刻来去除蚀刻停止层108的组成。

蚀刻停止层108的湿法蚀刻速率也可以通过改变蚀刻停止层108中的铪和/或硅的量来调节(例如，通过改变与al2o3组合的hfo2和/或sio2的量来形成蚀刻停止层108)。如果湿法蚀刻速率过高，则湿法蚀刻可能难以控制，而如果湿法蚀刻速率过低，则蚀刻可能是无效的。在各个实施例中，可以将组成调节为具有类似于al2o3的湿法蚀刻速率(或其他合适的湿法蚀刻速率)的湿法蚀刻速率。因为期望的湿法蚀刻速率可以因工艺而改变，所以基于蚀刻停止层的组成的湿法蚀刻速率可调性可以有助于制造各种存储器或其他半导体器件。

图3示出了描绘根据特定实施例的提供良好的结晶温度和湿法蚀刻速率的特定组成区域302的三元相图。在一些实施例中，当将2000:1稀释的hf混合物(即，2000份水对1份氢氟酸)用作湿法蚀刻剂时，所描绘区域的湿法蚀刻速率大于每分钟20埃。在特定实施例中，蚀刻停止层108的组成可以包含20％至60％的hfo2。在特定实施例中，当使用2000:1稀释的hf溶液时，蚀刻停止层108的组成实现了每分钟20至300埃的湿法蚀刻速率。

图4示出了根据特定实施例的氧化铝(al2o3)、氧化镁(mgo)和氧化铪(hfo2)的各种组合的针对预测湿法蚀刻速率的三元相图。图5示出了根据特定实施例的氧化铝(al2o3)、氧化镁(mgo)和二氧化硅(sio2)的各种组合的针对预测蚀刻速率的三元相图。

与al2o3相比，基于mgo的合金膜具有显著改进的干法蚀刻选择性，但遭受极高的湿法蚀刻速率。然而，通过精确地将mgo与al2o3和一种或多种低湿法蚀刻速率氧化物(例如hfo2或sio2)形成合金，可将蚀刻停止层的湿法蚀刻速率调节至可接受的湿法蚀刻速率，同时保持低的干法蚀刻速率。在一个实施例中，蚀刻停止层108的组成包含alvmgzhfwoy，其具有优异的干法蚀刻停止能力(即，低的干法蚀刻速率)和可定制的湿法蚀刻速率(例如，基于各种元素的比例)。在另一个实施例中，蚀刻停止层108的组成包含alvmgzsixoy，其也具有优异的干法蚀刻停止能力和可定制的湿法蚀刻速率。

如果蚀刻停止层108不具有足够的蚀刻停止能力，则制造工艺可能会受到蚀刻停止层的随机穿透的困扰。为了减轻这个问题，一些工艺可以使用单独图案化的插塞(例如，cvd钨填充物)作为蚀刻停止物。这在nand层叠体堆栈的底部提供了高蚀刻选择性金属。但是，可能出现各种复杂情况。例如，从通道110完全挖出插塞材料可能是困难的。此外，该挖出可能导致钨在下方层级(tierlevel)上的再沉积(导致在有效单元上形成钨硅氧化物并由于短路而形成死位)。作为另一个示例，需要额外的掩模层来限定用于金属停止层的插塞。

向al2o3添加hf或si(例如，借助hfo2或sio2)可以改变蚀刻停止层的湿法蚀刻速率，但是对蚀刻停止层的干法蚀刻选择性具有最小的影响。向al2o3中添加mgo可以产生具有高干法蚀刻停止能力但是极高湿法蚀刻速率(例如，当将hf用作湿法蚀刻材料时)的mgzalvoy膜。向mgzalvoy(例如，mgal2o4)膜添加低湿法蚀刻速率氧化物(例如hfo2或sio2)可以降低组成的湿法蚀刻速率，由此增加该组成用于蚀刻停止层的适用性。例如，alvmgzhfwoy可以是用于蚀刻停止层108的合适组成，提供了优异的干法蚀刻停止能力和可定制的湿法蚀刻速率。另外，alvmgzhfwoy膜在沉积后是非晶的并且光滑的(并且在rtp尖峰退火之后，该膜可以保持光滑，这表明alvmgzhfwoy没有分裂成其组成部分)并且蚀刻均匀。

在该图中，湿法蚀刻速率通常从三角形的右侧向三角形的左侧增加，区域402呈现最低的湿法蚀刻速率并且区域408呈现最高的湿法蚀刻速率。在特定实施例中，区域406和相邻组成对于特定制造工艺产生最良好的湿法蚀刻速率(尽管本文公开的新颖实施例不限于此)。在特定实施例中，大约50％hfo2+25％mgo+25％al2o3这样的组成(由星号标明)产生了湿法蚀刻速率和干法蚀刻停止能力的特别良好的组合。

在图5的图中，区域502表示湿法蚀刻速率被预测为高于期望速率这样的组成(至少对于一些制造工艺而言)，区域504表示干法蚀刻速率被预测为过低这样的组成，并且区域506表示湿法蚀刻速率和干法蚀刻速率被预测为是良好这样的组成(对于其他制造工艺，最优组成可能不同)。在特定实施例中，可以使用作为天然存在矿物的化学计量堇青石(mg2al4si5o18)或镁铝榴石(mg3al2si3o12)来形成蚀刻停止层108。图5中的星号示出了堇青石的组成。

图6示出了用于制造具有蚀刻停止层的存储器设备的示例性流程，所述蚀刻停止层包含氧化铝与铪、硅或镁中的一种或多种的组合。在602处，在衬底上形成存储器芯片100或其他半导体器件的各种电路。例如，可以形成上拉或下拉驱动器、静电保护电路、感测放大器、解码器和/或其他电路。

在604处，形成蚀刻停止层108。在特定实施例中，可以通过将氧化铝与铪、硅或镁中的一种或多种组合(例如，借助与铪、硅和/或镁的相应氧化物的组合)来形成蚀刻停止层108。蚀刻停止层可以以任何合适的方式形成。在特定实施例中，多阴极溅射工具可以通过一个阴极溅射氧化铝，同时利用另一个阴极将氧化铪、二氧化硅或氧化镁溅射到晶圆上(或多个其他阴极可以各自溅射氧化铪、二氧化硅或氧化镁中的一种)。在另一个实施例中，溅射工具可以溅射块状靶(bulktarget)，该块状靶包含与铝、镁或硅中的一种或多种预混合的氧化铝。在又一个实施例中，可以将氧化铝、氧化镁、二氧化硅和氧化铪中的任何一种与一种或多种其他化合物预混合以形成块状靶，并且可以与沉积(例如，通过溅射)一种或多种其他化合物同时地沉积(例如溅射)块状靶。

可以使用诸如物理气相沉积(pvd)、化学气相沉积(cvd)、电化学沉积(ecd)、分子束外延(mbe)、原子层沉积(ald)、热蒸发沉积或其他合适的沉积工艺等任何合适的沉积技术来形成蚀刻停止层108。

在606处，执行rtp尖峰退火。例如，可以将晶圆快速加热到超过1000℃的温度，并且然后缓慢冷却。退火可以使得晶圆内的掺杂剂激活。在各个实施例中，退火不会引起蚀刻停止层108的结晶(由于蚀刻停止层具有比退火温度更高的结晶温度)。在各个实施例中，退火阶段可以发生在流程中的任何合适的时刻。例如，如果蚀刻停止层108在退火期间不结晶，则在蚀刻停止层的沉积之前还是之后执行退火并不重要。在一些实施例中，不执行退火阶段(因此取决于所使用的制造工艺，退火阶段是可选的)。

在608处，形成层叠体的电介质层。电介质层可以是以任何合适的方式形成的任何合适的材料。在特定实施例中，使用cvd形成二氧化硅薄层。在610处，在电介质层之上(例如，直接在电介质层的顶部上)形成层叠体的多晶硅层。多晶硅层可以以任何合适的方式形成。在特定实施例中，使用cvd形成多晶硅薄层。在612处，如果多晶硅层不是层叠体的最后一层，则流程返回至608以形成层叠体的额外层。

在614处，施加硬掩模。硬掩模可以包括孔，在孔处将形成穿过层叠体的通道。在616处，施加干法蚀刻材料。干法蚀刻可以以任何合适的方式完成。例如，干法蚀刻可以包括施加反应性气体，包括碳氟化合物、氧气、氯气、三氯化硼、氮气、氩气、氦气或其他气体中的一种或多种。在各个实施例中，干法蚀刻可以包括物理干法蚀刻(例如，施加离子束、电子束或光子束)、化学干法蚀刻、反应离子蚀刻或其他合适的蚀刻技术。干法蚀刻的结果可以是去除先前设置在现在形成的通道110中的材料。干法蚀刻可以向下延伸到(并且部分穿过)蚀刻停止层108。在618处，施加湿法蚀刻材料。湿法蚀刻可以从通道110去除蚀刻停止层108的部分(这些部分可能在干法蚀刻期间已经从蚀刻停止层108移位)。湿法蚀刻材料可以包括氢氟酸、硝酸、水、氟化铵、磷酸、乙酸或其他合适的湿法蚀刻材料中的任何一种或多种。

图7示出了根据特定实施例的使用氧化镁(mgo)或镁铝氧化物(mgal2o4)产生硬掩模层来制造存储器设备的示例性流程。氧化镁和镁铝氧化物的高干法蚀刻耐受性使这些材料非常适合用于硬掩模层。如上所述，这些材料具有高湿法蚀刻速率(可能使其在一些制造工艺中不适合用作蚀刻停止层，但是它们可以与其它化合物形成合金以形成合适的蚀刻停止层)，这可以使它们在用作掩模后易于被去除。

cvd碳膜和掺杂碳的膜目前正在努力满足对3dnand的非常高的纵横比(即，非常高的干法蚀刻耐受性)的蚀刻需求。而且，高金属含量的硬掩模(例如w和掺杂w的碳)可能由于在干法蚀刻期间的重新布置而导致扭曲和蚀刻阻挡。

在各个实施例中，可以使用包含mgo或mgzalvoy的氧化物混合物来形成具有低干法蚀刻速率的硬掩模。mgo和mgzalvoy均具有高的湿法蚀刻速率，但是可以通过与高k氧化物(例如sio2和/或hfo2)形成合金和/或通过借助结晶进行的结构改性来调节它们的湿法蚀刻速率。mgo和mgzalvoy也具有低的干法蚀刻速率。此外，与不透明的碳硬掩模相比，mgo和mgalox都是透明的，从而允许使用光刻直接对准掩模。

镁铝氧化物(例如，mgal2o4)的非晶体结构具有非常高的湿法蚀刻速率。当使用镁铝氧化物作为硬掩模时，这具有潜在的益处，使得在执行干法蚀刻之后可以使用湿法蚀刻将其容易地剥离，从而在通道中具有低的受污染风险。如果硬掩模的湿法蚀刻速率过高，则结晶(例如，在退火阶段期间)可以减轻该因素(即，在结晶后，湿法蚀刻速率可以下降)。如果需要结晶，可能会导致较高的膜应力。然而，高应力是拉伸的，并且如果通过使用镁铝氧化物作为硬掩模显著改善了干法蚀刻选择性，则硬掩模厚度可以大大减小，从而限制了晶圆弯曲的整体影响。

在各个实施例中，也可以通过将氧化镁或镁铝氧化物与hfo2和/或sio2形成合金来调节硬掩模的湿法蚀刻速率。在特定实施例中，最优的组成范围可以是大约50％hfo2+25％mgo+25％al2o3，但是在各个实施例中，任何合适比例的hfo2、al2o3和/或sio2可以与mgo形成合金以形成硬掩模层。在各个实施例中，硬掩模可以包含堇青石(mg2al4si5o18)或其他镁铝硅氧化物。在各个实施例中，可以通过结构改性(例如，通过借助施加热量(例如在退火阶段期间)使硬掩模结晶)来调节硬掩模层的应力、湿法蚀刻速率和/或粗糙度。

在图7的流程中，在702处形成硬掩模。在各个实施例中，可以使用mgo、mgzalvoy或者mgo或mgzalvoy与铪或硅中的一种或多种的组合(例如，通过与氧化铪或二氧化硅组合)来形成硬掩模。硬掩模层可以以任何合适的方式形成。在特定实施例中，多阴极溅射工具可以通过一个阴极溅射mgo，同时利用另一个阴极将氧化铝、二氧化硅或氧化铪溅射到晶圆上(或多个其他阴极可以各自溅射氧化铝、二氧化硅或氧化铪中的一种)。在另一个实施例中，溅射工具可以溅射块状靶，该块状靶包含与铝、铪或硅(例如，通过它们各自的氧化物或通过其他方式)中的一种或多种预混合的氧化镁。在又一个实施例中，可以将氧化镁、氧化铝、二氧化硅和氧化铪中的任何一种与一种或多种其他化合物预混合以形成块状靶，并且可以与沉积(例如，通过溅射)一种或多种其他化合物同时地沉积(例如溅射)块状靶。

在704处，如果硬掩模将要结晶(例如，降低硬掩模的湿法蚀刻速率)，则在706处施加热量。在特定实施例中，该热量可以作为用于激活晶圆中的掺杂剂的rtp尖峰退火工艺的一部分来施加。在一些实施例中，省略了结晶操作。

在708处，施加干法蚀刻材料以形成穿过层叠体的任何合适的通道(例如，经由硬掩模中的孔)。例如，可以形成先前描述的通道110。作为另一个示例，可以使用硬掩模和干法蚀刻来形成穿过层叠体而到达层叠体下方的一个或多个金属层的过孔。作为另一个示例，可以使用硬掩模和干法蚀刻来形成阶梯状通道的一部分(例如，在制造期间，可以施加多个硬掩模并且可以执行各种深度的蚀刻以提供从层叠体上方到各个多晶硅层102的单独连接(例如，通过过孔)，以便连接到相应多晶硅层中的存储器单元)。

图6和图7描述的流程仅仅表示在特定实施例中可能发生的操作。在其他实施例中，可以在流程中执行额外的操作(例如，可以形成阵列的各个存储器单元)。本公开内容的各个实施例设想了用于实现本文描述的功能的任何合适的信令机制。图6和图7中所示的一些操作可以在适当的情况下重复、组合、修改或删除。另外，在不脱离特定实施例的范围的情况下，可以以任何合适的顺序执行操作。

图8示出了根据特定实施例的nand闪速存储器阵列800的示例性部分。在各个实施例中，存储器芯片100可以包括一个或多个nand闪速存储器阵列。nand闪速存储器阵列800可以包括以诸如串联串804等列的形式排列的多个非易失性存储器单元802。在特定实施例中，nand闪速存储器阵列的单元802可以形成在多晶硅层和电介质层的层叠体中。在各个实施例中，每个存储器单元802可以包括具有浮置栅极的晶体管，该晶体管存储用于指示由存储器单元802存储的一个或多个位值的电荷。其他实施例可以包括采用替代栅极或电荷捕获技术的存储器单元。在串联串804中，单元802(除顶部单元外)的漏极均耦合到另一单元802的源极。

阵列800还包括字线806(例如，806a-806c)。字线806可以跨过多个串联串804(例如，字线可以耦合到每个串联串804的存储器单元802)并且连接到阵列800的一行的存储器单元802的控制栅极并且用于偏置该行的存储器单元802的控制栅极。位线808(例如，808a、808b)均通过相应的漏极选择栅极814(例如，814a、814b)耦合到相应的串联串804。位线还可以耦合到感测电路，感测电路通过感测每条感测到的位线808的电压或电流来检测每个单元的状态。

每个存储器单元串联串804通过源极选择栅极812耦合到源极线810且通过漏极选择栅极814耦合到单条位线808。源极选择栅极812由源极选择栅极控制线816控制，并且漏极选择栅极814由漏极选择栅极控制线818控制。在其他实施例中，可以使用多条漏极选择栅极控制线818(使得一条漏极选择栅极控制线可以控制漏极选择栅极814的子集，另一漏极选择栅极控制线可以控制漏极选择栅极814的不同子集，等等)。源极线810可以耦合到固定偏置电压(例如，vsrc)。在各个实施例中，vsrc可以被设置为接地或正偏置(例如，在0～1.5v之间)。

图9示出了根据特定实施例的计算机系统900的组件的框图。系统900包括耦合到外部输入/输出(i/o)控制器904、储存设备906和系统存储器设备907的中央处理单元(cpu)902。在操作期间，数据可以在储存设备906或系统存储器设备907与cpu902之间传输。在各个实施例中，涉及储存设备906或系统存储器设备907的特定数据操作(例如，擦除、编程和读取操作)可以由操作系统或由处理器908执行的其他软件应用来管理。

在各个实施例中，储存设备906包括nand闪速存储器(在本文中，将包括nand闪速存储器的储存设备称为nand闪速储存设备)。在一些实施例中，储存设备906可以是固态驱动器；存储卡；通用串行总线(usb)闪存驱动器；或集成在诸如智能手机、相机、媒体播放器或其他计算设备等设备内的存储器。通常，具有nand闪速存储器的储存设备按存储器的每个单元存储的位数进行分类。例如，单层单元(slc)存储器具有每个单元存储一位数据的单元，多层单元(mlc)存储器具有每个单元存储两位数据的单元，三层单元(tlc)存储器具有每个单元存储三位数据的单元，并且四层单元(qlc)存储器具有每个单元存储四位数据的单元，但是一些存储器可以在同一设备的同一阵列或不同阵列上采用多种编码方案(例如，mlc和tlc)。

储存设备906可以包括任何数量的存储器916，并且每个存储器916可以包括任何数量的存储器设备922(例如922a-922d)。在特定实施例中，存储器设备922可以是或包括具有一个或多个存储器芯片100(例如，存储器芯片100a-100d)的半导体封装。在所示的实施例中，存储器916包括存储器设备922a-922d(尽管本文具体提及了存储器设备922a，但其他存储器设备可以具有存储器设备922a的任何合适特性)。

cpu902包括处理器908，例如微处理器、嵌入式处理器、数字信号处理器(dsp)、网络处理器、手持式处理器、应用处理器、协处理器、片上系统(soc)或执行代码(即，软件指令)的其他设备。在所示的实施例中，处理器908包括两个处理元件(在所示实施例中为内核914a和914b)，其可以包括不对称处理元件或对称处理元件。然而，处理器可以包括可对称或不对称的任何数量的处理元件。

在一个实施例中，处理元件指的是支持软件线程的硬件或逻辑单元。硬件处理元件的示例包括：线程单元、线程槽、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、内核和/或能够保持处理器的状态，例如执行状态或架构状态的任何其他元件。换言之，在一个实施例中，处理元件指的是能够与代码(例如软件线程、操作系统、应用程序或其他代码)独立关联的任何硬件。物理处理器(或处理器插座)通常指的是集成电路，其可能包括任何数量的其他处理元件，例如内核或硬件线程。

内核914可以指位于集成电路上的能够保持独立架构状态的逻辑单元，其中每个独立保持的架构状态与至少一些专用执行资源相关联。硬件线程可以指位于集成电路上的能够保持独立架构状态的任何逻辑单元，其中独立保持的架构状态共享对执行资源的访问。如可以看出的，当共享特定资源，而其他资源专用于架构状态时，硬件线程与内核的命名之间的界限重叠。然而，内核和硬件线程常常被操作系统视为单独的逻辑处理器，其中，操作系统能够单独调度对每个逻辑处理器的操作。

在各个实施例中，处理元件还可以包括一个或多个算术逻辑单元(alu)、浮点单元(fpu)、高速缓存、指令流水线、中断处理硬件、寄存器或有助于处理元件的操作的其他硬件。

i/o控制器910是集成i/o控制器，其包括用于在cpu902和i/o设备之间传送数据的逻辑单元，其可以指能够向电子系统(例如cpu902)传送数据和/或从电子系统(例如cpu902)接收数据的任何合适的设备。例如，i/o设备可以包括音频/视频(a/v)设备控制器，例如图形加速器或音频控制器；数据储存设备控制器，例如闪速存储器设备、磁储存盘或光储存盘控制器；无线收发机；网络处理器；网络接口控制器；或用于诸如监视器、打印机、鼠标、键盘或扫描仪等其他输入设备的控制器；或其他合适的设备。在特定实施例中，i/o设备可以包括储存设备906，储存设备906可以通过i/o控制器910耦合到cpu902。

i/o设备可以使用任何合适的信令协议(例如外围组件互连(pci)、pciexpress(pcie)、通用串行总线(usb)、串行连接scsi(sas)、串行ata(sata)、光纤通道(fc)、ieee802.3、ieee802.11或其他当前或未来的信令协议)与cpu902的i/o控制器910通信。在特定实施例中，i/o控制器910和底层i/o设备可以根据诸如非易失性存储器快速(nvme)(例如，如可在www.nvmexpress.org/specifications/获得的一个或多个规范所描述的)或高级主机控制器接口(ahci)(例如，如诸如serialataahci：规范，修订1.3.1之类的一个或多个ahci规范所描述的，例如可在http://www.intel.com/content/www/us/en/io/serial-ata/serial-ata-ahci-spec-rev1-3-1.html获得serialataahci：规范，修订1.3.1)等逻辑设备接口规范来传送数据和命令。在各个实施例中，耦合到i/o控制器的i/o设备可以位于芯片外(即，不与cpu902位于同一芯片上)或可以与cpu902集成在同一芯片上。

cpu存储器控制器912是集成存储器控制器，其包括用于控制去往和来自一个或多个系统存储器设备907的数据流的逻辑单元。cpu存储器控制器912可以包括可操作以从系统存储器设备907读取、向系统存储器设备907写入或从系统存储器设备907请求其它操作的逻辑单元。在各个实施例中，cpu存储器控制器912可以从内核914和/或i/o控制器910接收写入请求，并可以将这些请求中指定的数据提供给系统存储器设备907以便存储在其中。cpu存储器控制器912还可以从系统存储器设备907读取数据并将读取的数据提供给i/o控制器910或内核914。在操作期间，cpu存储器控制器912可以发出包括系统存储器设备907的一个或多个地址的命令，以便从存储器读取数据或将数据写入存储器(或执行其他操作)。在一些实施例中，cpu存储器控制器912可以与cpu902实施在同一芯片上，而在其他实施例中，cpu存储器控制器912可以与cpu902实施在不同的芯片上。i/o控制器910可以对一个或多个储存设备906执行类似的操作。

cpu902还可以通过外部i/o控制器904耦合到一个或多个其他i/o设备。在特定实施例中，外部i/o控制器904可以将储存设备906耦合到cpu902。外部i/o控制器904可以包括用于管理一个或多个cpu902和i/o设备之间的数据流的逻辑单元。在特定实施例中，外部i/o控制器904连同cpu902一起位于主板上。外部i/o控制器904可以使用点对点接口或其他接口与cpu902的组件交换信息。

系统存储器设备907可以存储任何合适的数据，例如由处理器908用于提供计算机系统900的功能的数据。例如，与由内核914执行的程序或由内核914访问的文件相关联的数据可以存储在系统存储器设备907中。因此，系统存储器设备907可以包括系统存储器，该系统存储器存储由内核914执行或以其他方式使用的数据和/或指令序列。在各个实施例中，系统存储器设备907可以存储持久性数据(例如，用户的文件或指令序列)，即使在给系统存储器设备907的电力被移除之后仍保持存储该持久性数据。系统存储器设备907可以专用于特定cpu902或者由计算机系统900的其他设备(例如，一个或多个其他处理器或其他设备)共享。

在各个实施例中，系统存储器设备907可以包括存储器(包括任何数量的存储器阵列)、存储器设备控制器以及其他支持逻辑单元(未示出)。存储器阵列可以包括非易失性存储器和/或易失性存储器。非易失性存储器是不需要电力来维持介质存储的数据状态的储存介质。非易失性存储器的非限制性示例可以包括以下中的任何一种或其组合：固态存储器(例如平面或3dnand闪速存储器或nor闪速存储器)、3d交叉点存储器、使用硫族化物相变材料(例如硫族化物玻璃)的存储器设备、字节可寻址非易失性存储器设备、铁电存储器、硅-氧化物-氮化物-氧化物-硅(sonos)存储器、聚合物存储器(例如，铁电聚合物存储器)、铁电晶体管随机存取存储器(fe-tram)、双向存储器、纳米线存储器、电可擦除可编程只读存储器(eeprom)、其他各种类型的非易失性随机存取存储器(ram)和磁储存存储器。在一些实施例中，3d交叉点存储器可以包括无晶体管可堆叠交叉点架构，其中存储器单元位于字线和位线的交叉处并且可单独寻址，并且其中位储存基于体电阻的变化。易失性存储器是需要电力来维持介质存储的数据状态的储存介质。易失性存储器的示例可以包括各种类型的随机存取存储器(ram)，例如动态随机存取存储器(dram)或静态随机存取存储器(sram)。可用于存储器阵列中的一种特定类型的dram是同步动态随机存取存储器(sdram)。在一些实施例中，作为易失性存储器的存储器907的任何部分都可以符合jedec标准，包括但不限于双倍数据速率(ddr)标准，例如ddr3、ddr4和ddr5或低功率ddr4(lpddr4)以及新出现的标准。

储存设备906可以存储任何合适的数据，例如由处理器908用于提供计算机系统900的功能的数据。例如，与由内核914a和914b执行的程序或由内核914a和914b访问的文件相关联的数据可以被存储在储存设备906中。因此，在一些实施例中，储存设备906可以存储由内核914a和914b执行或以其他方式执行的数据和/或指令序列。在各个实施例中，储存设备906可以存储持久性数据(例如，用户的文件或软件应用程序代码)，即使在给储存设备906的电力被移除之后，持久性数据仍保持被存储。储存设备906可以专用于cpu902或由计算机系统900的其他设备(例如，另一个处理器或其他设备)共享。

在所示的实施例中，储存设备906包括储存设备控制器918和存储器916，存储器916包括可操作以存储数据的四个存储器设备922a-922d，然而，储存设备可以包括任何合适数量的存储器设备。存储器设备922a包括多个存储器单元，每个存储器单元均可操作来存储一位或多位。存储器设备922a的单元可以以任何合适的方式布置，例如以行(例如，字线)和列(例如，位线)、三维结构和/或其它方式布置。在各个实施例中，可以将这些单元在逻辑上分组为体(bank)、块、子块、字线、页面、帧、字节或其他合适的组。在各个实施例中，存储器设备922a包括一个或多个nand闪速存储器阵列。

存储器设备922a可以包括上文列出的易失性或非易失性存储器中的任一个或其他合适的存储器。在特定实施例中，存储器设备922a包括非易失性存储器，例如平面或3dnand闪速存储器。在特定实施例中，具有非易失性存储器的存储器设备922a可以符合由联合电子设备工程委员会(jedec)颁布的用于非易失性存储器的一个或多个标准，例如jesd218、jesd219、jesd220-1、jesd220c、jesd223c、jesd223-1或其他合适的标准(本文引用的jedec标准可在www.jedec.org上获得)。在特定实施例中，储存设备包括nand闪速存储器，其符合由jedec颁布的用于sdram存储器的标准的一个或多个部分，例如用于双倍数据速率(ddr)sdram的jesd79f、用于ddr2sdram的jesd79-2f、用于ddr3sdram的jesd79-3f或用于ddr4sdram的jesd79-4a(这些标准可在www.jedec.org上获得)。这些标准(以及类似的标准)可以被称为基于ddr的标准，并且储存设备的实施这些标准的通信接口可以被称为基于ddr的接口。例如，包括nand闪速存储器的储存设备906可以接收具有符合基于ddr的标准的格式的命令并且可以将该命令翻译成可与储存设备906的nand闪速存储器兼容的一个或多个命令。类似地，储存设备906可以在将对nand闪速存储器执行的操作的结果传送给cpu902之前，将结果格式化为符合基于ddr的标准的格式。

在特定实施例中，存储器设备922是半导体封装。在各个实施例中，半导体封装可以包括外壳，该外壳包含一个或多个半导体管芯(也称为芯片)(例如，存储器芯片100a-100d)。封装也可以包括用于连接到外部电路的接触引脚或引线。然而，封装仅仅是存储器设备922可以采用的一种示例性形式，这是因为存储器设备可以是采用任何合适的物理布置的一个或多个存储器阵列和相关逻辑单元的任何合适的布置。例如，虽然单个物理封装可以包括单个存储器设备922，但是多个存储器设备922可以驻留在单个封装上，或者存储器922可以分散在多个封装上。

存储器916可以具体化在一个或多个不同的物理介质中，例如电路板、管芯、磁盘驱动器、其他介质或其任何组合(或与一个或多个封装的组合)。在特定实施例中，存储器916包括耦合到多个存储器设备922的电路板，每个存储器设备922均包括半导体封装。

在各个实施例中，储存设备906可以包括任何合适类型的存储器，并且不限于存储器的特定速度、技术或形状因子。例如，储存设备906可以是磁盘驱动器(例如固态驱动器)、闪存驱动器、与计算设备集成的存储器(例如，集成在计算设备的电路板上的存储器)、可插入到存储器插槽的存储器模块(例如，双列直插式存储器模块)，或其他类型的储存设备。而且，计算机系统900可以包括多种不同类型的储存设备。储存设备906可以包括任何合适的接口，用于使用任何合适的通信协议(例如基于ddr的协议、pci、pcie、usb、sas、sata、fc、系统管理总线(smbus)或其他合适的协议)来与cpu存储器控制器912或i/o控制器910通信。储存设备906还可以包括通信接口，用于根据诸如nvme、ahci或其它合适的规范等任何合适的逻辑设备接口规范来与cpu存储器控制器912或i/o控制器910通信。在特定实施例中，储存设备906可以包括多个通信接口，每个通信接口使用单独的协议与cpu存储器控制器912和/或i/o控制器910进行通信。

储存设备控制器918可以包括逻辑单元，用于从cpu902接收请求(例如，经由cpu存储器控制器912或i/o控制器910)，对存储器916(或其(多个)存储器设备)执行请求，并且向cpu902提供与请求相关联的数据(例如，经由cpu存储器控制器912或i/o控制器910)。控制器918还可操作以检测和/或校正在存储器操作期间遇到的错误。在一个实施例中，控制器918还跟踪特定单元(或单元的逻辑分组)已被写入的次数以便执行磨损均衡和/或检测单元何时接近它们可被可靠地写入的估计次数。在执行磨损均衡时，储存设备控制器918可以在存储器916的存储器的块之间均匀地分配写入操作，使得特定块不会比其他块被更多地写入。在各个实施例中，控制器918还可以监视储存设备906的各种特性，例如温度或电压，并将关联的统计报告给cpu902。储存设备控制器918可以与存储器916实施在同一电路板或设备上，或者与存储器916实施在不同的电路板或设备上。例如，在一些环境中，储存设备控制器918可以是集中式储存控制器，其管理用于计算机系统900的多个不同存储器916(其可以各自具有相同类型的存储器或可以具有不同类型)的存储器操作(并由此可以将本文描述的储存设备控制器功能提供给与其耦合的任何存储器)。

在各个实施例中，储存设备906还包括地址转换引擎920。在所示的实施例中，地址转换引擎920被示出为储存设备控制器918的一部分，但是在各个实施例中，地址转换引擎920可以与储存设备控制器918分开并且可通信地耦合到储存设备控制器918。在各个实施例中，地址转换引擎920可以与储存设备控制器918集成在同一芯片或封装上，或者与储存设备控制器918集成在不同的芯片或封装上。

在各个实施例中，地址转换引擎920可以包括逻辑单元，用于存储和更新储存设备906的存储器916的逻辑地址空间(例如，耦合到储存设备906的主机计算设备可见的地址空间)与物理地址空间(其可以或不可以暴露给主机计算设备)之间的映射。逻辑地址空间可以暴露出物理地存储在通过储存设备906的物理地址空间可寻址的对应物理存储器组上的多个逻辑数据组。物理地址空间的物理地址可以包括标识储存设备906的物理存储器位置(例如，存储器916的存储器阵列内的位置)的任何合适的信息，例如物理存储器位置所在的存储器916的标识符、物理存储器位置所在的存储器设备922a的标识符、物理存储器位置的一个或多个页面、物理存储器位置的一个或多个子块、物理存储器位置的一条或多条字线、物理存储器位置的一条或多条位线或其他合适的标识符或其编码。

在各个实施例中，储存设备906还包括程序控制逻辑单元924，其可操作以控制当数据被写入存储器916时执行的编程序列或当从存储器916读取数据时执行的读取序列。在各个实施例中，程序控制逻辑单元924可以提供在编程和/或读取数据期间施加到存储器阵列的一个或多个存储器单元、字线、位线和/或其他部分的各种电压(或指示应提供哪些电压的信息)、执行纠错、以及执行其他合适的功能。

在各个实施例中，程序控制逻辑单元924可以与储存设备控制器918集成在同一芯片上或者与储存设备控制器918集成在不同的芯片上。在所示的实施例中，程序控制逻辑单元924被示出为储存设备控制器918的一部分，但是在各个实施例中，程序控制逻辑单元924的全部或一部分可以与储存设备控制器918分开并且可通信地耦合到储存设备控制器918。例如，程序控制逻辑单元924的全部或一部分可以与存储器916和/或存储器设备922a-922d位于同一封装或芯片上。

在一些实施例中，系统900的全部或一些元件驻留在(或耦合到)同一电路板(例如，主板)上。在各个实施例中，可以存在元件之间的任何合适的划分。例如，cpu902中所示的元件可以位于单个管芯(即芯片上)或封装上，或者cpu902的任何元件可以位于芯片外或封装外。类似地，储存设备906中所示的元件可以位于单个芯片上或多个芯片上。在各个实施例中，储存设备906和主机计算设备(例如，cpu902)可以位于同一电路板上或者同一设备上，而在其他实施例中，储存设备906和主机计算设备可以位于不同的电路板或设备上。

系统900的组件可以以任何合适的方式耦合在一起。例如，总线可以将任何组件耦合在一起。总线可以包括任何已知的互连，例如多点总线、网状互连、环状互连、点对点互连、串行互连、并行总线、相干(例如高速缓存相干)总线、分层协议架构、差分总线和射电收发机逻辑(gtl)总线。在各个实施例中，集成i/o子系统包括系统900的各种组件(例如内核914、一个或多个cpu存储器控制器912、i/o控制器910、集成i/o设备、直接存储器访问(dma)逻辑单元(未示出)等)之间的点对点复用逻辑单元。在各个实施例中，计算机系统900的组件可以通过包括任意数量的居间网络节点(例如路由器、交换机或其他计算设备)的一个或多个网络耦合在一起。例如，主机计算设备(例如，cpu902)和储存设备906可以通过网络可通信地耦合。

虽然没有示出，但是系统900可以使用电池和/或电源插座连接器和相关联的系统来接收电力，使用显示器输出由cpu902提供的数据，或使用允许cpu902通过网络进行通信的网络接口。在各个实施例中，电池、电源插座连接器、显示器和/或网络接口可以通信地耦合到cpu902。可以使用例如可再生能源(例如，太阳能或基于运动的电力)等其他电力源。

图10示出了根据特定实施例的具有不连续蚀刻停止层120(包括部分120a和120b)的存储器芯片100的一部分的水平横截面。蚀刻停止层120可以具有上述蚀刻停止层108的任何一个或多个特性(例如，可以使用上述任何组成来形成蚀刻停止层120)。在特定实施例中，在形成层叠体之前，可以在衬底之上的电介质层118中形成多个孔。电介质层118和其中的孔可以以任何合适的方式形成(例如，通过施加一个或多个掩模和/或蚀刻，或通过任何其他合适的手段)。然后用蚀刻停止材料填充每个孔以形成蚀刻停止层的一部分(例如，120a或120b)。然后可以(例如，使用化学机械平坦化)对电介质层118和蚀刻停止层120上的表面平坦化，并且在所得到的表面之上形成层叠体。在特定实施例中，用于形成通道110的干法蚀刻可以由蚀刻停止部分(例如，120a和120b)停止，并且湿法蚀刻可以从通道110去除残留的蚀刻停止膜。在这样的实施例中，如果电介质层118与蚀刻停止材料相比具有高的湿法蚀刻选择性，则可以放宽对湿法蚀刻速率要求的上限。

虽然本文中所描述的各个实施例集中于存储器设备中使用的蚀刻停止层和硬掩模，但是本公开内容的教导可以应用于任何合适的半导体器件中的蚀刻停止层或硬掩模。例如，硬掩模层或蚀刻停止层可以与穿过半导体器件的任何合适的层(包含任何合适的材料)执行的蚀刻结合使用。此外，虽然各个组成区域已经被示出为“最优”或“期望的”，但本文描述的新颖实施例可以包括三元相图的任何所示区域内的组成。此外，各个实施例公开了由特定化合物(例如，铝铪氧化物、镁铝氧化物等)构成的蚀刻停止层或硬掩模。这些实施例设想了构成蚀刻停止层或硬掩模的任何合适部分的特定化合物。例如，虽然蚀刻停止层或硬掩模可以包含大多数特定化合物，但是蚀刻停止层或硬掩模也可以包含任何合适数量的其他化合物(例如，本文所述的杂质或其它化合物)。在各个实施例中，蚀刻停止层或硬掩模可以基本上由本文列出的任何化合物构成(例如，99％或更多的蚀刻停止层或硬掩模可以是特定化合物)。

设计可以经历从创建到模拟再到制造的各个阶段。表示设计的数据可以以多种方式表示设计。首先，如在模拟中有用的，可以使用硬件描述语言(hdl)或另一种功能描述语言来表示硬件。另外，可以在设计过程的一些阶段产生具有逻辑和/或晶体管门的电路级模型。此外，大多数设计在某个阶段达到了表示硬件模型中的各种设备的物理布局的数据级别。在使用常规半导体制造技术的情况下，表示硬件模型的数据可以是指定在用于制造集成电路的掩模的不同掩模层上是否存在各种特征的数据。在一些实施方式中，这样的数据可以以诸如图形数据系统ii(gdsii)、开放艺术品系统交换标准(oasis)或类似格式等数据库文件格式进行存储。

在一些实施方式中，基于软件的硬件模型、以及hdl和其他功能描述语言对象可以包括寄存器传输语言(rtl)文件以及其他示例。这些对象可以是机器可解析的，使得设计工具可以接受hdl对象(或模型)，针对所描述的硬件的属性来解析hdl对象，并且利用对象来确定物理电路和/或片上布局。设计工具的输出可以用于制造物理设备。例如，设计工具可以利用hdl对象确定各种硬件和/或固件元件的配置，例如总线宽度、寄存器(包括大小和类型)、存储器块、物理链路路径、结构拓扑、以及将被实施以便实现利用hdl对象建模的系统的其他属性。设计工具可以包括用于确定片上系统(soc)和其他硬件设备的拓扑和结构配置的工具。在一些示例中，hdl对象可以用作开发模型和设计文件的基础，制造设备可以使用这些模型和设计文件来制造所描述的硬件。实际上，hdl对象本身可以作为制造系统软件的输入来提供，以使得能够制造所描述的硬件。

在设计的任何表示中，表示设计的数据可以存储在任何形式的机器可读介质中。诸如盘片等磁或光储存装置或存储器可以是用以存储经由光波或电波传送的信息的机器可读介质，光波或电波被调制或以其他方式生成以传送这种信息。当传送指示或携带代码或设计的电载波时，就执行电信号的复制、缓冲或重传的方面来说，进行了新的复制。因此，通信提供商或网络提供商可以在有形机器可读介质上至少暂时地存储体现本公开内容的实施例的技术的制品，例如编码在载波中的信息。

在各个实施例中，存储设计的表示的介质可以被提供给制造系统(例如，能够制造集成电路和/或相关组件的半导体制造系统)。设计表示可以指示系统制造能够执行上述功能的任何组合的设备。例如，设计表示可以向系统指示哪些组件要制造，应该如何将组件耦合在一起，组件应该放置在设备上何处，和/或关于要制造的设备的其他合适的规范。

因此，可以通过存储在机器可读介质上的代表性指令来实施至少一个实施例的一个或多个方面，该代表性指令表示处理器内的各种逻辑单元，当被机器读取时，该代表性指令使机器制造逻辑单元以执行本文描述的技术。通常称为“ip内核”的这些表示可以被存储在非暂时性有形机器可读介质上并且被提供给各种客户或制造设施，以便加载到制造逻辑单元或处理器的制造机器中。

本文公开的机制的实施例可以用硬件、软件、固件或这些实施方案的组合来实施。本公开内容的实施例可以被实施为在可编程系统上执行的计算机程序或程序代码，所述可编程系统包括至少一个处理器、储存系统(包括易失性和非易失性存储器和/或储存元件)、至少一个输入设备以及至少一个输出设备。

可以应用程序代码来输入指令，以便执行本文描述的功能并且生成输出信息。输出信息可以以已知的方式应用于一个或多个输出设备。对于本申请而言，处理系统包括具有处理器(例如，举例而言，数字信号处理器(dsp)、微控制器、专用集成电路(asic)或微处理器)的任何系统。

程序代码可以用高级过程编程语言或面向对象的编程语言来实施，以与处理系统进行通信。如果需要，程序代码也可以用汇编语言或机器语言来实施。实际上，本文描述的机制在范围上不限于任何特定的编程语言。在各个实施例中，语言可以是编译或解释后的语言。

可以经由存储在处理元件可执行(或以其他方式可访问)的机器可访问、机器可读、计算机可访问或计算机可读介质上的指令或代码来实施上文阐述的方法、硬件、软件、固件或代码的实施例。非暂时性机器可访问/可读介质包括提供(即存储和/或传送)机器(例如计算机或电子系统)可读形式的信息的任何机制。例如，非暂时性机器可访问介质包括随机存取存储器(ram)，例如静态ram(sram)或动态ram(dram)；rom；磁或光储存介质；闪速存储器设备；电储存设备；光储存设备；声学储存设备；用于保存从暂时性(传播)信号(例如，载波、红外信号、数字信号)接收的信息的其他形式的储存设备；等等，它们与可从其接收信息的非暂时性介质区分开来。

用于对逻辑单元编程以执行本公开内容的实施例的指令可以被存储在系统中的存储器内，例如dram、高速缓存、闪速存储器或其他储存装置。此外，可以通过网络或通过其他计算机可读介质来分发这些指令。因此，机器可读介质可以包括用于以机器(例如，计算机)可读的形式存储或传送信息的任何机制，但机器可读介质不限于，软盘、光盘、压缩盘、只读存储器(cd-rom)、磁光盘、只读存储器(rom)、随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、磁卡或光卡、闪速存储器或用于借助电、光、声或其他形式的传播信号(例如载波、红外信号、数字信号等)通过互联网传输信息的有形机器可读储存装置。因此，计算机可读介质包括适合于存储或传送机器(例如，计算机)可读形式的电子指令或信息的任何类型的有形机器可读介质。

可以使用逻辑单元来实施全部附图中所示的任何流程(例如，图6或图7的流程)或各种组件(例如cpu902、储存设备906、外部i/o控制器904、系统存储器设备907、用于制造芯片100的一个或多个机器、它们的任何子组件，或本文描述的其它组件)中的任何一个的功能。“逻辑单元”可以指用以执行一个或多个功能的硬件、固件、软件和/或其组合。作为示例，逻辑单元可以包括硬件，例如微控制器或处理器，其与非暂时性介质相关联以存储适于由微控制器或处理器执行的代码。因此，在一个实施例中，提及的逻辑单元指的是硬件，其被具体配置为识别和/或执行保存在非暂时性介质上的代码。此外，在另一个实施例中，使用逻辑单元来指包括代码的非暂时性介质，该代码特别适于由微控制器执行以执行预定操作。如可以推断的那样，在又一个实施例中，术语“逻辑单元”(在该示例中)可以指硬件和非暂时性介质的组合。在各个实施例中，逻辑单元可以包括可操作以执行软件指令的微处理器或其他处理元件、诸如专用集成电路(asic)等分立逻辑单元、诸如现场可编程门阵列(fpga)等编程逻辑器件、包含指令的存储器设备、逻辑器件的组合(例如，如在印刷电路板上发现的)或其他合适的硬件和/或软件。逻辑单元可以包括一个或多个门或其他电路组件，其可以通过例如晶体管来实施。在一些实施例中，逻辑单元也可以完全具体化为软件。软件可以具体化为记录在非暂时性计算机可读储存介质上的软件包、代码、指令、指令集和/或数据。固件可以具体化为存储器设备中的硬编码(例如，非易失性)的代码、指令或指令集和/或数据。通常，示出为单独的逻辑单元边界一般会变化并且可能重叠。例如，第一逻辑单元和第二逻辑单元可以共享硬件、软件、固件或其组合，同时可能保留一些独立的硬件、软件或固件。

在一个实施例中，使用短语“以”或“被配置为”来指对装置、硬件、逻辑单元或元件进行以下操作：布置、放置在一起、制造、提供销售、进口和/或设计，以执行指定或确定的任务。在该示例中，如果装置或其元件被设计、耦合和/或互连以执行指定的任务，那么不操作的装置或其元件仍然“被配置为”执行所述指定的任务。作为纯粹的说明性示例，逻辑门可以在操作期间提供0或1。但是，“被配置为”向时钟提供使能信号的逻辑门不包括可提供1或0的每个可能的逻辑门。相反，逻辑门是以某种方式耦合的逻辑门，使得在操作期间输出1或0来启用时钟。再次注意，使用的术语“被配置为”并不要求操作，而是集中于装置、硬件和/或元件的潜在状态，其中在潜在状态下，装置、硬件和/或元件被设计为在装置、硬件和/或元件操作时执行特定任务。

此外，在一个实施例中，使用的短语“能够/可以”和/或“可操作以”指的是以这样的方式来设计某个装置、逻辑单元、硬件和/或元件，从而能够以指定方式使用装置、逻辑单元、硬件和/或元件。注意，如上所述，在一个实施例中，使用的“以”、“能够”或“可操作以”指的是装置、逻辑单元、硬件和/或元件的潜在状态，其中装置、逻辑单元、硬件和/或元件没有正在操作，而是以这样的方式来设计装置、逻辑单元、硬件和/或元件，从而能够以指定方式使用装置。

本文所使用的值包括数字、状态、逻辑状态或二进制逻辑状态的任何已知表示。通常，使用的逻辑电平、逻辑值或逻辑状态值也被称为1和0，它们仅表示二进制逻辑状态。例如，1指的是高逻辑电平，而0指的是低逻辑电平。在一个实施例中，诸如晶体管或闪存单元等储存单元能够保存单个逻辑值或多个逻辑值。但是，已经使用了计算机系统中的值的其他表示。例如，十进制数10也可以被表示为二进制值1010和十六进制字母a。因此，值包括能够保存在计算机系统中的信息的任何表示。

此外，状态可以由值或值的部分来表示。作为示例，诸如逻辑1等第一值可以表示默认状态或初始状态，而诸如逻辑0等第二值可以表示非默认状态。另外，在一个实施例中，术语复位和置位分别指代默认值或状态和更新值或状态。例如，默认值可能包括高逻辑值，即复位，而更新值可能包括低逻辑值，即置位。注意，可以使用值的任何组合来表示任意数量的状态。

在至少一个实施例中，一种装置，包括：蚀刻停止层，包含铪、硅或镁中的一种或多种、以及氧化铝；以及穿过沉积在蚀刻停止层之上的一个或多个层形成的通道，所述通道延伸至蚀刻停止层。

在一个实施例中，蚀刻停止层包含铝铪氧化物。在一个实施例中，蚀刻停止层包含铝铪硅氧化物。在一个实施例中，蚀刻停止层包含铝镁铪氧化物。在一个实施例中，蚀刻停止层包含铝镁硅氧化物。在一个实施例中，该装置还包括硬掩模，硬掩模包含氧化镁。在一个实施例中，硬掩模还包含铝、硅或铪中的一种或多种。在一个实施例中，蚀刻停止层具有高于1000摄氏度的结晶温度。在一个实施例中，蚀刻停止层具有比al2o3的干法蚀刻速率低的干法蚀刻速率。在一个实施例中，该装置包括3dnand存储器设备。在一个实施例中，蚀刻停止层是沉积在晶圆的整个表面之上的均厚蚀刻停止层。在一个实施例中，蚀刻停止层包括多个蚀刻停止部分，所述多个蚀刻停止部分形成在晶圆上形成的电介质层的孔中。

在至少一个实施例中，一种方法包括：形成蚀刻停止层，蚀刻停止层包含铪、硅或镁中的一种或多种、以及氧化铝；在蚀刻停止层之上沉积多个层；以及形成穿过所述多个层中的至少一些层的通道，所述通道延伸到所述蚀刻停止层。

在一个实施例中，蚀刻停止层包含铝铪氧化物。在一个实施例中，蚀刻停止层包含铝铪硅氧化物。在一个实施例中，蚀刻停止层包含铝镁铪氧化物。在一个实施例中，蚀刻停止层包含铝镁硅氧化物。在一个实施例中，该方法还包括形成包含氧化镁的硬掩模。在一个实施例中，硬掩模还包含铝、硅或铪中的一种或多种。在一个实施例中，蚀刻停止层具有高于1000摄氏度的结晶温度。在一个实施例中，蚀刻停止层具有比al2o3的干法蚀刻速率低的干法蚀刻速率。在一个实施例中，所述多个层中的至少一个层包括多个nand存储器单元。在一个实施例中，形成蚀刻停止层包括同时进行以下操作：使用溅射工具的第一阴极溅射氧化铝，并且使用溅射工具的第二阴极溅射氧化铪、二氧化硅或氧化镁中的一种或多种。在一个实施例中，形成蚀刻停止层包括将块状靶溅射到晶圆上，所述块状靶包含氧化铝与铪、硅或镁中的一种或多种的组合。

在至少一个实施例中，一种系统包括半导体封装，所述半导体封装包括第一存储器芯片，第一存储器芯片包括：层叠体，层叠体包括交替的第一层和第二层，其中第一层包含第一导电材料并且第二层包含第一电介质材料；蚀刻停止层，蚀刻停止层包含铪、硅或镁中的一种或多种、以及氧化铝；以及穿过所述层叠体形成的通道，所述通道延伸到所述蚀刻停止层。

在一个实施例中，该系统还包括耦合到半导体封装的处理器。在一个实施例中，系统还包括通信地耦合到处理器的电池、通信地耦合到处理器的显示器或通信地耦合到处理器的网络接口中的一个或多个。在一个实施例中，蚀刻停止层包含铝铪硅氧化物。在一个实施例中，蚀刻停止层包含铝镁铪氧化物。

在至少一个实施例中，一种系统包括用于形成蚀刻停止层的模块，蚀刻停止层包含铪、硅或镁中的一种或多种、以及氧化铝；用于在蚀刻停止层之上沉积多个层的模块；以及用于形成穿过所述多个层中的至少一些层的通道的模块，所述通道延伸到所述蚀刻停止层。

在一个实施例中，形成蚀刻停止层包括同时进行以下操作：使用溅射工具的第一阴极溅射氧化铝，并且使用溅射工具的第二阴极溅射氧化铪、二氧化硅或氧化镁中的一种或多种。在一个实施例中，形成蚀刻停止层包括将块状靶溅射到晶圆上，所述块状靶包含氧化铝与铪、硅或镁中的一种或多种的组合。在一个实施例中，该系统还包括用于在多个层之上形成硬掩模的模块，硬掩模包含氧化镁。在一个实施例中，硬掩模还包含铝、硅或铪中的一种或多种。

贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本公开内容的至少一个实施例中。因此，贯穿本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定都指同一实施例。此外，特定特征、结构或特性可以以任何合适的方式在一个或多个实施例中组合。

在前述说明书中，已经参考具体示例性实施例给出了详细描述。然而，显而易见的是，在不脱离如所附权利要求书中所阐述的本公开内容的更宽泛的精神和范围的情况下，可以对其进行各种修改和改变。因此，说明书和附图被认为是说明性的而不是限制性的。此外，实施例和其他示例性语言的前述使用不一定指同一实施例或同一示例，而是可以指不同和有区别的实施例以及潜在的相同实施例。