半导体器件以及放大电路的制作方法

本发明涉及一种具有利用布线层形成的电感的半导体器件以及使用了该半导体器件的放大电路。

背景技术：

对从电力线流过的电能进行检测的功率计使用了电感。当流过电力线的电流量变化时，从电力线产生的磁场的强度变化，会在电感产生与该磁场的变化对应的电力。功率计通过监控在电感产生的电力，来检测从电力线流过的电能。

专利文献1公开了一种利用内部电路的周围的布线层来设置电力检测用的电感的半导体器件。

现有技术文献

专利文献

专利文献1：日本特开2014-86593号公报

技术实现要素：

在将电感用作磁性传感器的情况下，越是增加电感(线圈)的圈数越能够提高传感器灵敏度。因此，在专利文献1公开的半导体器件中，电感在多个布线层的每一层通过缠绕了数周的布线来实现。

为了增加电感的圈数，缠绕数周而成的电感之间的布线间隔形成为很窄，在半导体制造工序中无法避免颗粒(垃圾)以一定的概率附着。在颗粒附着在构成电感的布线间的情况下，在布线间会发生短路(短接)。在该情况下，电感如直流一般成为同电位，因此，虽然即使发生短路也仍作为电感发挥功能，但因短路而意味着等同于电感的圈数减少。即，电动势下降与短路线路数对应的量，由此，招致磁性传感器特性的下降。因此，期待鉴别出电感发生短路的半导体器件，但以往这种鉴别很难。

由于磁性传感器构成为利用通过电流流过电力线所产生的磁力使电动势产生，所以利用通常的半导体测试仪无法实现直接的特性测定，而通过测定电感的串联电阻值来进行不良的检测。然而，布线层的电阻值的偏差通常超过10％。因此，在半导体制造工序中，即使构成电感的布线彼此之间发生短路，只要不大幅度地超过布线层电阻值的偏差幅度，就无法利用半导体测试仪判定出不良。

因此，无法鉴别出因电感的布线间短路引起的磁性传感器的特性劣化、或偏差的增加，因传感器的要求精度不同还进一步需要用于对这些传感器的精度进行补偿的机构。这会招致功率计的零件个数增加，因此，期待能够鉴别出因电感中的布线间短路而引起劣化的半导体器件。

其他课题和新的特征，能够从本说明书的记载以及附图而变明朗。

将多个电感(第一电感、第二电感)形成于多个布线层，在多个布线层的每一层中，第一电感的金属层和第二电感的金属层各自从内周朝向外周一边沿着同一方向绕转一边延伸，第一电感的金属层和第二电感的金属层以彼此相邻的方式配置。

发明的效果

能够更加易于执行在半导体器件形成的电感的布线不良的鉴别。

附图说明

图1是示出实施例1的半导体器件的结构的俯视图。

图2是实施例1中的图1的a-a’剖视图。

图3是说明放大电路与电感之间的连接关系的图。

图4是实施例2中的图1的a-a’剖视图。

图5是说明放大电路的连接关系的图。

图6是说明放大电路的连接关系的图。

其中，附图标记说明如下：

1：半导体器件，2：衬底，3：多层布线层，4：内部电路区域，5：电感，6：第一屏蔽部件，7：第二屏蔽部件，8：上部屏蔽部件，9：下部屏蔽部件，10：晶体管，11：元件隔离膜，12：金属布线，13：过孔。

具体实施方式

实施例1

图1是示出实施例1的半导体器件1的结构的俯视图。图2是图1的a-a’剖视图。利用图1以及图2来说明半导体器件1的结构。

半导体器件1具有衬底2、多层布线层3、内部电路区域4、电感5、屏蔽部件6～9。通过使屏蔽部件6～9从上下左右包围电感5，来防止从电感5产生的噪声传播至内部电路区域4、或从形成于内部电路区域4的内部电路产生的噪声或外部噪声侵入电感5。

半导体器件1构成磁性传感器，在内部电路区域4至少形成有放大电路。内部电路区域4具有构成放大电路等的晶体管10，晶体管10形成在衬底2上。此外，在衬底2上形成有元件隔离膜11，形成有晶体管10的元件形成区域与其他区域隔离。

在晶体管10以及元件隔离膜11上形成有多层布线层3。多层布线层3具有多个布线层。各布线层具有将内部布线12以及不同层的内部布线彼此连接的过孔(via)13。内部布线之间利用绝缘膜而彼此电隔离。在附图的例子中，内部布线12埋入在绝缘膜内，但内部布线12也可以形成在绝缘膜上。内部布线12为构成内部电路区域4的电路的布线或电源布线。

电感5在内部电路区域的外围区域中与至少一个内部布线12形成在同一层。如图所示，优选利用多个布线层来形成。这是因为，通过利用多个布线层来形成，能够提高对因电感5引起的磁场变化的检测灵敏度。后面对电感5的结构进行说明，电感5利用从第二层以上的布线层到至少最上层之下的布线层为止的布线层来形成。

第一屏蔽部件6以及第二屏蔽部件7均是从在形成有电感5的布线层之下的布线层到在形成有电感5的布线层之上的布线层为止连续地形成的。第一屏蔽部件6以及第二屏蔽部件7在任一布线层均在整周范围内形成有与内部布线12为同一层的金属层、与过孔13为同一层的狭缝过孔。由此，第一屏蔽部件6以及第二屏蔽部件7形成为壁状的金属层。此外，也可以不配置狭缝过孔，而是按规定间隔配置柱状的过孔。

另外，在形成有电感5的布线层的上一层的布线层形成有上部屏蔽部件8，在形成有电感5的布线层的下一层的布线层形成有下部屏蔽部件9。上部屏蔽部件8是将第一屏蔽部件6的最上层的金属层和第二屏蔽部件7的最上层的金属层连接的部件，其覆盖电感5的上方。下部屏蔽部件9是将第一屏蔽部件6的最下层的金属层和第二屏蔽部件7的最下层的金属层连接的部件，其覆盖电感5的下方。

对实施例1中的电感5的结构进行说明。电感5具有彼此分开的第一电感5a和第二电感5b。在各布线层中，构成第一电感5a的金属层与构成第二电感5b的金属层各自从内周朝向外周一边在外围区域内沿同一方向绕转一边延伸，配置成彼此相邻。另外，形成在某一布线层的所述第一电感的金属层与形成在其正上方以及/或正下方的布线层的所述第一电感的金属层在俯视时配置在相同位置，形成在某一布线层的所述第二电感的金属层与形成在其正上方以及/或正下方的布线层的所述第二电感的金属层在俯视时配置在相同位置。即，在形成有电感5的布线层中，在构成第一电感5a的金属层的正上方以及/或正下方的布线层存在构成第一电感5a的金属层，在构成第二电感5b的金属层的正上方以及/或正下方的布线层存在构成第二电感5b的金属层。形成在多个布线层的第一电感5a的金属层利用狭缝过孔或按所定间隔配置的柱状的过孔连接。同样地，形成在多个布线层的第二电感5b的金属层利用狭缝过孔或按所定间隔配置的柱状的过孔连接。为了将电感构成为事实上的单层，优选使电感5的层间连接尽可能以低电阻连接。在实施例1的电感中，通过缠绕数周来形成低电阻的线圈，能够提高传感器灵敏度。此外，在附图中，简化地示出了电感5的平面布局，但为了提高传感器灵敏度而在各布线层中电感5是缠绕了数十周的金属层来形成的。另外，电感5a和电感5b不需要在整个长度范围内并行，可以存在电感的端部等局部不并行的区域，但在不并行的区域中，优选电感5a彼此之间、电感5b彼此之间以至少间隔最小间隔而不相邻的方式来配置。

利用图3来说明形成在内部电路区域4的运算放大电路31与电感5的连接关系。在图3的例子中，运算放大电路31的非反转输入端(+)经由第一电感5a与基准电位(vref)连接，运算放大电路31的反转输入端(-)经由第二电感5b以及电阻32与基准电位(vref)连接。运算放大电路31的输出(vout)经由电阻33被反馈至电位点34。在此，第二电感5b与第一电感5a反相地连接。在附图的例子中，第一电感5a的端部a1与基准电位侧连接，第一电感5a的端部a0与运算放大电路31的非反转输入端(+)侧连接，第二电感5b的端部b1与运算放大电路31的反转输入端(-)侧连接，第二电感5b的端部b0与基准电位(电阻32)侧连接。当然，也可以将第一电感5a以及第二电感5b分别颠倒来连接。通过像这样连接，因通过电流流过电力线所产生的磁力而产生的电动势在第一电感5a和第二电感5b中成为相反方向。因此，能够在运算放大电路31中被进行加法运算并放大。

根据实施例1的结构，由于构成电感5的金属层与在左右相邻的其他金属层为不同的电位，所以电感5的短路不良能够在半导体器件的鉴别阶段，通过在第一电感5a与第二电感5b之间实施开路/短路试验而被可靠地剔除。另外，影响磁性传感器的特性的参数仅为传感器面积，该偏差可以看作为0，因此，实施例1的结构的磁性传感器的特性劣化/偏差也能够在事实上看作为0。

作为实施例1的变形例，代替图2示出的电感5的层间连接，能够将形成于各布线层的构成第一电感5a的金属层在其端部与形成在其正上方以及/或正下方的布线层的构成第一电感5a的金属层串联连接，同样地，也能够将构成第二电感5b的金属层在其端部与形成在其正上方以及/或正下方的布线层的构成第二电感5b的金属层串联连接。此时，构成第一电感5a或第二电感5b的各布线层的金属层均同相地连接。

在变形例的电感中，若设为在各布线层形成的金属层的宽度与实施例1相同，则电感的寄生电阻与实施例1的电感相比大约高出所形成的层数倍，但通过增加线圈的圈数能够提高传感器灵敏度。另外，在变形例的结构中，构成电感5的金属层在各布线层中与在左右相邻的其他金属层为不同的电位，因此，在半导体器件的鉴别阶段，各布线层中的电感5的短路不良能够通过在第一电感5a与第二电感5b之间实施开路/短路试验而被可靠地剔除。另一方面，在形成在某一布线层的构成第一电感5a的金属层与形成在其正上方以及/或正下方的布线层的构成第一电感5a的金属层短路的情况下则检测是困难的。对于第二电感5b也同样。但是，在变形例中，由于能够进行形成于同层的电感彼此之间的短路鉴别，所以与以往相比能够降低磁性传感器的特性劣化/偏差的产生。

实施例2

在实施例2中，电感5的结构与实施例1不同。以与实施例1不同的部分为中心进行说明。图4示出了实施例2的半导体器件的剖视图(与图1示出的a-a’剖视图相当)。

对实施例2中的电感5的结构进行说明。电感5具有彼此隔离的第一电感5c和第二电感5d。在各布线层中，在构成第一电感5c的金属层与构成第二电感5d的金属层以彼此相邻的方式配置这一点上与实施例1是共同的。因此，在图1的俯视图中，只要将第一电感5a更换成第一电感5c并将第二电感5b更换成第二电感5d即可。在实施例2中，各布线层中的第一电感5c与第二电感5d的平面布局不同，形成在某一布线层的所述第一电感的金属层与形成在其正上方以及/或正下方的布线层的所述第一电感的金属层在俯视时配置在不同的位置，形成于某一布线层的所述第二电感的金属层与形成在其正上方以及/或正下方的布线层的所述第二电感的金属层在俯视时配置在不同的位置。

在图4的例子中，在形成有电感5的布线层中，在构成第一电感5c的金属层的正上方以及/或正下方的布线层配置有构成第二电感5d的金属层，在构成第二电感5d的金属层的正上方以及/或正下方的布线层配置有构成第一电感5c的金属层。此外，形成在各布线层的构成第一电感5c的金属层在其端部与形成在其正上方以及/或正下方的布线层的构成第一电感5c的金属层串联连接，同样地，构成第二电感5d的金属层在其端部与形成在其正上方以及/或正下方的布线层的构成第二电感5d的金属层串联连接。在此，构成第一电感5c或第二电感5d的各布线层的金属层均同相地连接。

在实施例2的电感中，若设为形成在各布线层的金属层的宽度相同，则电感的寄生电阻与实施例1的电感相比大约高出所形成的层数倍，但通过增加线圈的圈数能够提高传感器灵敏度。另外，在实施例2的结构中，构成电感5的金属层在各布线层中与在左右相邻的其他金属层为不同的电位，因此，在半导体器件的鉴别阶段，各布线层中的电感5的短路不良能够通过在第一电感5c与第二电感5d之间实施开路/短路试验而被可靠地剔除。另一方面，在形成在某一布线层的构成第一电感5c的金属层与形成在其正上方以及/或正下方的布线层的构成第一电感5c的金属层短路的情况下，则检测是困难的。针对第二电感5d也同样。在此，在各布线层中，在俯视时的构成第一电感5c的金属层与构成第二电感5d的金属层之间的配置不同，因此，不同层的构成第一电感5c的金属层彼此之间或不同层的构成第二电感5d的金属层彼此之间与实施例1的变形例相比，能够分开更远的距离来配置。在实施例2中，也能够实现针对形成在同层的电感彼此之间的短路鉴别，与实施例1的变形例相比，更能够抑制层间的短路发生，与以往相比更能够降低磁性传感器的特性劣化/偏差的产生。

以下，针对作为实施例1、实施例2记载的半导体器件的共同的变形例进行说明。

图5是形成于内部电路区域4的放大电路的结构例。运算放大电路51的非反转输入端(+)经由第一电感5a(5c)与基准电位(vref)连接，运算放大电路52的非反转输入端(+)经由第二电感5b(5d)与基准电位(vref)连接。运算放大电路51的输出(v1out)经由电阻53被反馈至电位点56，运算放大电路52的输出(v2out)经由电阻54被反馈至电位点57。电位点56与电位点57经由电阻55而连接。第一电感5a(5c)与第二电感5b(5d)反相地连接。例如，在实施例1的电感结构的情况下，第一电感5a的端部a1与基准电位侧连接，第一电感5a的端部a0与运算放大电路51的非反转输入端(+)侧连接，第二电感5b的端部b0与基准电位侧连接，第二电感5b的端部b1与运算放大电路52的非反转输入端(+)侧连接。

此外，图5的放大电路是作为一个芯片的内部电路来实现的，但还能够利用两个具有图3的运算放大电路的半导体器件的芯片来构成放大电路。图6示出该电路结构。半导体器件61的运算放大电路31a的非反转输入端(+)经由第一电感5a(5c)与基准电位(vref)连接，半导体器件62的运算放大电路31b的非反转输入端(+)经由第一电感5a(5c)与基准电位(vref)连接。另外，电位点34a与电位点34b经由电阻32连接。通过像这样用两个芯片来构成，在不同位置检测同一磁场，由此，能够抵消外部噪声而实现精度高的电流检测。

以上，基于实施方式具体地说明了由本发明人提出的发明，本发明不限于上述实施方式，在不脱离其主要思想的范围内自然能够进行各种变更。例如，在内部电路区域不仅能够搭载放大电路，还能够搭载将用放大电路检测出的模拟信号转换成数字信号的a/d转换器、对来自a/d转换器的输出进行运算的运算处理电路。