本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制作方法。
背景技术：
发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。led因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注，近年来在背光源和显示屏领域大放异彩，并且开始向民用照明市场进军。对于民用照明来说，光效和使用寿命是主要的衡量标准，因此增加led的发光效率和提高led的抗静电能力对于led的广泛应用显得尤为关键。
外延片是led制备过程中的初级成品。现有的led外延片包括衬底、缓冲层、n型半导体层、有源层和p型半导体层，缓冲层、n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的复合发光，衬底用于为外延材料提供生长表面，缓冲层用于缓解衬底和n型半导体层之间的晶格失配。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
衬底的材料通常选择蓝宝石，n型半导体层等的材料通常选择氮化镓，蓝宝石和氮化镓为异质材料，两者之间存在较大的晶格失配，晶格失配产生的应力和缺陷会随着外延生长而延伸，影响外延片整体的晶体质量，降低led的发光效率。缓冲层虽然对晶格失配可以起到缓解作用，但是无法避免晶格失配产生应力和缺陷，导致外延片的晶体质量较差，led的发光效率还有待提高。
技术实现要素：
本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法，能够解决现有技术异质材料晶格失配产生的应力和缺陷影响外延片晶体质量、导致led发光效率低的问题。所述技术方案如下：
一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、低温缓冲层、三维成核层、二维恢复层、未掺杂氮化镓层、n型半导体层、有源层和p型半导体层，所述低温缓冲层、所述三维成核层和所述二维恢复层依次层叠在所述衬底上，所述未掺杂氮化镓层的第一表面铺设在所述二维恢复层上，所述未掺杂氮化镓的第二表面设有多个凹坑，每个所述凹坑呈倒圆锥状，所述多个凹坑间隔分布在所述未掺杂氮化镓层的第二表面上，所述未掺杂氮化镓层的第二表面为与所述未掺杂氮化镓层的第一表面相反的表面；所述n型半导体层的第一表面铺设在所述多个凹坑内和所述未掺杂氮化镓层的第二表面上，所述n型半导体层的第二表面为平面，所述有源层和所述p型半导体层依次层叠在所述n型半导体层的第二表面上，所述n型半导体层的第二表面为与所述n型半导体层的第一表面相反的表面。
可选地，所述凹坑的深度为1.5μm～3.5μm。
可选地，所述凹坑的开口大小为2.5μm～6μm。
可选地，相邻两个所述凹坑之间的距离为0.1μm～1μm。
可选地，所述凹坑的开口大小与相邻两个所述凹坑之间的距离之比为8～20。
可选地，所述凹坑的开口大小与所述凹坑的深度之比为0.5～0.75。
可选地，所述未掺杂氮化镓层的厚度为1.5μm～4μm。
另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，所述制作方法包括：
采用化学气相沉积技术在衬底上依次生长低温缓冲层、三维成核层、二维恢复层和未掺杂氮化镓层；
采用激光刻蚀技术在所述未掺杂氮化镓层的表面形成多个凹坑，每个所述凹坑呈倒圆锥状，所述多个凹坑间隔分布在所述未掺杂氮化镓层的表面上；
采用化学气相沉积技术在所述未掺杂氮化镓层上依次生长n型半导体层、有源层和p型半导体层，所述n型半导体层将所述多个凹坑填平。
可选地，所述激光刻蚀的脉冲频率为0.5khz～1.5khz。
可选地，所述激光刻蚀的功率为0.02w～0.06w。
本发明实施例提供的技术方案带来的有益效果是：
通过在未掺杂氮化镓层的表面间隔设置多个倒圆锥状的凹坑，并用n型半导体层填平，n型半导体层生长在未掺杂氮化镓层凹凸不平的表面上，可以有效释放蓝宝石和氮化镓之间晶格失配产生的应力，同时凹坑呈倒圆锥状，蓝宝石和氮化镓之间晶格失配产生的缺陷延伸到凹坑内生长的n型半导体层上时可以相互抵消，降低102半峰宽，有效提高外延片整体的晶体质量，提高led的发光效率，增强光致发光强度。而且倒圆锥状的凹坑类似凹凸镜，可以改变光线的传播方向，提高led的正向出光。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例提供的未掺杂氮化镓层的俯视图；
图3是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图；
图4a-图4c是本发明实施例提供的氮化镓基发光二极管外延片在制作方法的执行过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片，图1为本发明实施例提供的一种发光二极管外延片的结构示意图，参见图1，该发光二极管外延片包括衬底10、低温缓冲层21、三维成核层22、二维恢复层23、未掺杂氮化镓层24、n型半导体层30、有源层40和p型半导体层50。低温缓冲层21、三维成核层22和二维恢复层23依次层叠在衬底10上，未掺杂氮化镓层24的第一表面铺设在二维恢复层23上。未掺杂氮化镓层24的第二表面设有多个凹坑240，图2为未掺杂氮化镓层的俯视图，参见图2，每个凹坑240呈倒圆锥状，多个凹坑240间隔分布在未掺杂氮化镓层24的第二表面上，未掺杂氮化镓层24的第二表面为与未掺杂氮化镓层24的第一表面相反的表面。如图1所示，n型半导体层30的第一表面铺设在多个凹坑240内和未掺杂氮化镓层24的第二表面上，n型半导体层30的第二表面为平面，有源层40和p型半导体层50依次层叠在n型半导体层30的第二表面上，n型半导体层30的第二表面为与n型半导体层30的第一表面相反的表面。
本发明实施例通过在未掺杂氮化镓层的表面间隔设置多个倒圆锥状的凹坑，并用n型半导体层填平，n型半导体层生长在未掺杂氮化镓层凹凸不平的表面上，可以有效释放蓝宝石和氮化镓之间晶格失配产生的应力，同时凹坑呈倒圆锥状，蓝宝石和氮化镓之间晶格失配产生的缺陷延伸到凹坑内生长的n型半导体层上时可以相互抵消，降低102半峰宽，有效提高外延片整体的晶体质量，提高led的发光效率，增强光致发光强度。而且倒圆锥状的凹坑类似凹凸镜，可以改变光线的传播方向，提高led的正向出光。
可选地，如图1所示，凹坑的深度h可以为1.5μm～3.5μm。其中，凹坑的深度为凹坑上的各个点与未掺杂氮化镓层的第二表面之间距离的最大值，即圆锥的高度。
如果凹坑的深度小于1.5μm，则可能由于凹坑的深度太小而无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力、抵消蓝宝石和氮化镓之间晶格失配产生的缺陷；如果凹坑的深度大于3.5μm，则可能由于凹坑的深度太大而引入其它缺陷，同时也需要更多的n型半导体层材料填平凹坑，浪费材料，降低生产效率，增加制作成本。
可选地，如图1所示，凹坑的开口大小r可以为2.5μm～6μm。其中，凹坑的开口大小为一个凹坑在与未掺杂氮化镓层的第二表面同一平面的所有点中两点之间的最大距离，即圆锥的底面直径。
如果凹坑的开口大小小于2.5μm，则可能由于凹坑的开口太小而无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力、抵消蓝宝石和氮化镓之间晶格失配产生的缺陷；如果凹坑的开口大小大于6μm，则可能由于凹坑的开口太大而引入其它缺陷，同时也需要更多的n型半导体层材料填平凹坑，浪费材料，降低生产效率，增加制作成本。
可选地，如图1所示，相邻两个凹坑之间的距离s可以为0.1μm～1μm。其中，相邻两个凹坑之间的距离为相邻两个凹坑上的点之间的最小距离。
如果相邻两个凹坑之间的距离小于0.1μm，则可能由于相邻两个凹坑之间的距离太小而无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力；如果相邻两个凹坑之间的距离大于1μm，则可能由于相邻两个凹坑之间的距离太大而造成凹坑的数量较少，无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力、抵消蓝宝石和氮化镓之间晶格失配产生的缺陷。
可选地，凹坑的开口大小与相邻两个凹坑之间的距离之比可以为8～20。
如果凹坑的开口大小与相邻两个凹坑之间的距离之比小于8，则可能由于凹坑的开口大小与相邻两个凹坑之间的距离之比太小而造成凹坑的数量较少，无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力、抵消蓝宝石和氮化镓之间晶格失配产生的缺陷；如果凹坑的开口大小与相邻两个凹坑之间的距离之比大于20，则可能由于凹坑的开口大小与相邻两个凹坑之间的距离之比太大而造成相邻两个凹坑之间的距离太小，无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力。
可选地，凹坑的开口大小与凹坑的深度之比可以为0.5～0.75。
如果凹坑的开口大小与凹坑的深度之比小于0.5，或者凹坑的开口大小与凹坑的深度之比大于0.75，则可能由于凹坑的开口大小与凹坑的深度之比不匹配，对光线的传播方向出现偏差，无法有效提高led的正向出光。
可选地，如图1所示，未掺杂氮化镓层的厚度h可以为1.5μm～4μm。其中，未掺杂氮化镓层的厚度为未掺杂氮化镓层的第一表面和未掺杂氮化镓层的第二表面之间的距离。
如果未掺杂氮化镓层的厚度小于1.5μm，则可能由于未掺杂氮化镓层的厚度太小而无法缓解蓝宝石衬底和n型半导体层之间的晶格失配；如果未掺杂氮化镓层的厚度大于4μm，则可能由于未掺杂氮化镓层的厚度太大而造成材料的浪费，增加制作成本。
具体地，衬底10的材料可以采用蓝宝石。低温缓冲层21、三维成核层22和二维恢复层23的材料可以采用氮化镓(gan)。n型半导体层30的材料可以采用n型掺杂的氮化镓。有源层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，量子垒的材料可以采用氮化镓。p型半导体层50的材料可以采用p型掺杂的氮化镓。
可选地，n型半导体层30中可以掺有铝，提高n型半导体层的势垒，阻挡蓝宝石衬底和氮化镓材料之间晶格失配产生的应力和缺陷继续延伸，进而提高外延片的晶体质量，最终提高led的发光效率。
具体地，n型半导体层30中铝组分的摩尔含量可以为0.05～0.3。
如果n型半导体层中铝组分的摩尔含量小于0.05，则可能由于n型半导体层中铝的掺杂浓度太低而无法有效阻挡应力和缺陷继续延伸，达不到提高led发光效率的效果；如果n型半导体层中铝组分的摩尔含量大于0.3，则可能由于n型半导体层中铝的掺杂浓度太高而导致新的晶格失配，影响外延片的晶格质量，降低led的发光效率。
进一步地，n型半导体层30中铝的掺杂浓度可以保持不变，也可以沿外延片的层叠方向逐渐变化，如逐渐升高、逐渐降低、先逐渐升高再逐渐降低等。
在具体实现时，会首先在衬底上低温生长一层较薄的氮化镓，称为低温缓冲层；再在低温缓冲层进行氮化镓的纵向生长，形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为未掺杂氮化镓层。
进一步地，量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个。n型半导体层30中n型掺杂剂的掺杂浓度可以为1018cm-3～1020cm-3；p型半导体层50中p型掺杂剂的掺杂浓度可以为1018cm-3～1020cm-3。
更进一步地，n型半导体层30中n型掺杂剂的掺杂浓度可以保持不变，也可以沿外延片的层叠方向逐渐变化，如逐渐升高、逐渐降低、先逐渐升高再逐渐降低等。
可选地，如图1所示，该发光二极管外延片还可以包括应力释放层60，应力释放层60设置在n型半导体层30和有源层40之间，以释放外延生长过程中产生的应力和缺陷，提高有源层的生长质量，进而提高led的发光效率。
在本实施例中，应力释放层60铺设在凸起部31和凹陷部32上，有源层40铺设在应力释放层60上，应力释放层60、有源层40和p型半导体层50的厚度之和小于凸起部31的高度。
具体地，应力释放层60可以包括多个第一子层和多个第二子层，多个第一子层和多个第二子层交替层叠设置；第一子层的材料可以采用氮化铟镓，第二子层的材料可以采用氮化镓。
可选地，如图1所示，该发光二极管外延片还可以包括电子阻挡层70，电子阻挡层70设置在有源层40和p型半导体层50之间，以避免电子跃迁到p型半导体层中与空穴进行非辐射复合，影响led的发光效率。
在本实施例中，电子阻挡层70铺设在有源层40上，p型半导体层50铺设在电子阻挡层70上，有源层40、电子阻挡层70和p型半导体层50的厚度之和小于凸起部31的高度。
具体地，电子阻挡层70的材料可以采用p型掺杂的氮化铝镓(algan)。
进一步地，电子阻挡层70的材料可以采用p型掺杂的alyga1-yn，0.1＜y＜0.5。
优选地，如图1所示，该发光二极管外延片还可以包括低温p型层80，低温p型层80设置在有源层40和电子阻挡层70之间，以缓解p型半导体层50高温生长对有源层的影响。
在本实施例中，低温p型层80铺设在有源层40上，电子阻挡层70上铺设在低温p型层80上，有源层40、低温p型层80、电子阻挡层70和p型半导体层50的厚度之和小于凸起部31的高度。
具体地，低温p型层80的材料可以采用p型掺杂的氮化镓。
进一步地，低温p型层80中p型掺杂剂的掺杂浓度可以为1018cm-3～1020cm-3。
可选地，如图1所示，该发光二极管外延片还可以包括p型接触层90，p型接触层90铺设在p型半导体层50上，以与芯片制作工艺中形成的透明导电薄膜之间形成欧姆接触。
具体地，p型接触层90的材料可以采用p型掺杂的氮化铟镓。
本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法，适用于制作图1所示的氮化镓基发光二极管外延片。图3为本发明实施例提供的发光二极管外延片的制作方法的流程图，参见图3，该制作方法包括：
步骤101：采用化学气相沉积技术在衬底上依次生长低温缓冲层、三维成核层、二维恢复层和未掺杂氮化镓层。
图4a为本发明实施例提供的氮化镓基发光二极管外延片在步骤101执行之后的结构示意图。其中，10表示衬底，21表示低温缓冲层，22表示三维成核层，23表示二维恢复层，24表示未掺杂氮化镓层。如图4a所示，低温缓冲层21、三维成核层22、二维恢复层23和未掺杂氮化镓层24依次层叠在衬底10的一个表面上。
可选地，该制作方法还可以包括：
将衬底在氢气气氛中退火1分钟～10分钟；
在1000℃～1200℃的温度下进行氮化处理。
进一步地，衬底可以采用[0001]晶向的蓝宝石。
步骤102：采用激光刻蚀技术在未掺杂氮化镓层的表面形成多个凹坑，每个凹坑呈倒圆锥状，多个凹坑间隔分布在未掺杂氮化镓层的表面上。
图4b为本发明实施例提供的氮化镓基发光二极管外延片在步骤102执行之后的结构示意图。其中，240表示凹坑。如图4b所示，多个凹坑240形成在未掺杂氮化镓层24的同一个表面上，未掺杂氮化镓层24形成凹坑240的表面与未掺杂氮化镓层24设置在二维恢复层23上的表面相反。
本发明实施例通过激光刻蚀技术直接在未掺杂氮化镓层的表面形成倒圆锥状的凹坑，操作简单方便，实现效果好。
在具体实现时，可以通过在激光源和未掺杂氮化镓层之间设置掩膜板，掩膜板上设有间隔排列的多个通孔。同时移动掩膜板和衬底，当激光射到掩膜板上时无法通过，掩膜板下对应的未掺杂氮化镓层保持原状；当激光射到掩膜板上的通孔时，激光通过通孔射到未掺杂氮化镓层上，在未掺杂氮化镓层的表面刻蚀出一个凹坑；最终在未掺杂氮化镓层的表面形成间隔设置的多个凹坑。
也可以通过间断开关激光源，同时移动衬底，当激光打开时，射到未掺杂氮化镓层上，在未掺杂氮化镓层的表面刻蚀出一个凹坑；当激光关闭时，正对激光源的未掺杂氮化镓层保持原状；最终也在未掺杂氮化镓层的表面形成间隔设置的多个凹坑。
具体地，激光刻蚀的脉冲频率可以为0.5khz～1.5khz。
另外，凹坑的深度、开口大小等尺寸大小可以通过控制激光刻蚀的功率和时长、衬底的移动速度实现。
可选地，激光刻蚀的功率可以为0.02w～0.06w。
如果激光刻蚀的功率小于0.02w，则可能由于激光刻蚀的功率太小而造成凹坑的尺寸太小，无法有效释放蓝宝石和氮化镓之间晶格失配产生的应力、抵消蓝宝石和氮化镓之间晶格失配产生的缺陷；如果激光刻蚀的功率大于0.06w，则可能由于激光刻蚀的功率太大而引入其它缺陷，同时也需要更多的n型半导体层材料填平凹坑，浪费材料，降低生产效率，增加制作成本。
例如，激光刻蚀设备可以采用355nm脉冲nd：yag激光器，脉冲频率为1khz，激光功率为0.04w，激光器与外延片之间的距离为5μm～20μm，激光刻蚀速率为2.5*105μm/s～5*105μm/s。
可选地，在步骤102之后，该制作方法还可以包括：
采用去离子水冲洗未掺杂氮化镓层的表面并甩干，以去除表面残余的氮化镓颗粒和其它附着物。
步骤103：采用化学气相沉积技术在未掺杂氮化镓层上依次生长n型半导体层、有源层和p型半导体层，n型半导体层将多个凹坑填平。
图4c为本发明实施例提供的氮化镓基发光二极管外延片在执行步骤103之后的结构示意图。其中，30表示n型半导体层，40表示有源层，50表示p型半导体层。如图4c所示，n型半导体层30、有源层40、p型半导体层50铺设在未掺杂氮化镓层24上，n型半导体层30将所有凹坑240填平。
可选地，在n型半导体层上生长有源层之前，该制作方法还可以包括：
在n型半导体层上生长应力释放层。
相应地，有源层在应力释放层上生长。
可选地，在有源层上生长p型半导体层之前，该制作方法还可以包括：
在有源层上生长电子阻挡层。
相应地，p型半导体层在电子阻挡上生长。
优选地，在有源层上生长电子阻挡层之前，该制作方法还可以包括：
在有源层上生长低温p型层。
相应地，电子阻挡层在低温p型层上生长。
可选地，在步骤104之后，该制作方法还可以包括：
在p型半导体层上生长p型接触层。
优选地，在p型半导体层上生长p型接触层之后，该制作方法还可以包括：
控制温度为650℃～850℃，持续时间为5分钟～15分钟，在氮气气氛中进行退火处理。
需要说明的是，控制温度、压力均是指控制生长外延片的反应腔中的温度、压力。实现时以三甲基镓或三甲基乙作为镓源，高纯氮气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。
本发明实施例提供了另一种发光二极管外延片的制作方法，为图3所示的制作方法的一种具体实现，该制作方法包括：
步骤201：控制温度为400℃～600℃，压力为100torr～300torr，在衬底上生长厚度为15nm～35nm的低温缓冲层。
步骤202：控制温度为1000℃～1100℃，压力为100torr～500torr，在低温缓冲层上生长厚度为100nm～500nm的三维成核层。
步骤203：控制温度为1000℃～1200℃，压力为100torr～500torr，在三维成核层上生长厚度为500nm～800nm的二维恢复层。
步骤204：控制温度为1000℃～1200℃，压力为100torr～500torr，在二维恢复层上生长厚度为800nm～1200nm的未掺杂氮化镓层。
步骤205：采用激光刻蚀技术在未掺杂氮化镓层的表面形成多个凹坑，每个凹坑呈倒圆锥状，多个凹坑间隔分布在未掺杂氮化镓层的表面上。
步骤206：控制温度为1000℃～1200℃，压力为100torr～400torr，在未掺杂氮化镓层上生长厚度为1μm～3μm的n型半导体层，n型半导体层将多个凹坑填平。
步骤207：控制温度为800℃～1000℃，压力为100torr～500torr，在n型半导体层上生长厚度为5nm～10nm的应力释放层。
步骤208：控制压力为100torr～500torr，在应力释放层上生长有源层，有源层包括交替生长的多个量子阱和多个量子垒，量子阱的厚度为3nm，量子阱的生长温度为720℃～829℃，量子垒的厚度为9nm～12nm，量子垒的生长温度为850℃～959℃。
步骤209：控制温度为600℃～800℃，压力为200torr～600torr，在有源层上生长厚度为10nm～50nm的低温p型层。
步骤210：控制温度为850℃～950℃，压力为100torr～500torr，在低温p型层上生长厚度为50nm～150nm的电子阻挡层。
步骤211：控制温度为800℃～1000℃，压力为100torr～300torr，在电子阻挡层上生长厚度为100nm～500nm的p型半导体层。
步骤212：控制温度为850℃～1050℃，压力为100torr～300torr，在p型半导体层上生长厚度为10nm～100nm的p型接触层。
本发明实施例提供了又一种发光二极管外延片的制作方法，为图3所示的制作方法的另一种具体实现，该制作方法包括：
步骤301：控制温度为400℃～600℃，压力为400torr～600torr，在衬底上生长厚度为15nm～40nm的低温缓冲层。
步骤302：控制温度为1000℃～1040℃，压力为400torr～600torr，在低温缓冲层上生长厚度为400nm～600nm的三维成核层。
步骤303：控制温度为1040℃～1080℃，压力为400torr～600torr，在三维成核层上生长厚度为500nm～800nm的二维恢复层。
步骤304：控制温度为1050℃～1100℃，压力为100torr～500torr，在二维恢复上生长厚度为2μm～5μm的未掺杂氮化镓层。
步骤305：采用激光刻蚀技术在未掺杂氮化镓层的表面形成多个凹坑，每个凹坑呈倒圆锥状，多个凹坑间隔分布在未掺杂氮化镓层的表面上。
步骤306：控制温度为1000℃～1100℃，压力为100torr～400torr，在未掺杂氮化镓层上生长厚度为1μm～3μm的n型半导体层，n型半导体层将多个凹坑填平，n型半导体层中n型掺杂剂的掺杂浓度为1018cm-3～3*1019cm-3。
步骤307：控制温度为800℃～1000℃，压力为100torr～500torr，在n型半导体层上生长厚度为5nm～10nm的应力释放层。
步骤308：控制压力为100torr～500torr，在应力释放层上生长有源层，有源层包括交替生长的多个量子阱和多个量子垒，量子阱的厚度为3nm～4nm，量子阱的生长温度为720℃～800℃，量子垒的厚度为9nm～15nm，量子垒的生长温度为900℃～950℃。
步骤309：控制温度为750℃～850℃，压力为100torr～500torr，在有源层上生长厚度为30nm～50nm的低温p型层。
步骤310：控制温度为900℃～1000℃，压力为200torr～500torr，在低温p型层上生长厚度为50nm～100nm的电子阻挡层。
步骤311：控制温度为850℃～950℃，压力为100torr～300torr，在电子阻挡层上生长厚度为100nm～300nm的p型半导体层。
步骤312：控制温度为850℃～1000℃，压力为100torr～300torr，在p型半导体层上生长厚度为5nm～100nm的p型接触层。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。