本发明涉及发光二极管技术领域，尤其涉及一种正装led芯片及其制作方法。
背景技术：
led(lightemittingdiode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，led芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
现有的正装led芯片cr层作为电极的底层，然后在cr层上形成al层、ti层、cr层、ti层等，最后形成al层。但是，现有正装led芯片在应用于显示设备时，由于受使用环境与封装体密封性的影响，正装led芯片的电极容易受热、水解电离而发生迁移，从而减短led芯片的寿命。
技术实现要素：
本发明所要解决的技术问题在于，提供一种正装led芯片及其制作方法，通过在电极的表面形成一层合金层，减少电极中的金属迁移，有效增加正装led芯片的可靠性。
为了解决上述技术问题，本发明提供了一种正装led芯片制作方法，包括：
提供一发光结构，
在所述发光结构上形成电极，
在所述电极表面沉积一层合金层，所述合金层由au和si制成。
作为上述方案的改进，所述合金层中au的含量不小于80％。
作为上述方案的改进，所述电极依次包括cr层、al层、ti层和pt层。
作为上述方案的改进，cr层的厚度为10-30埃，al层的厚度为1000-1500埃，ti层的厚度为500-1000埃，pt层的厚度为500-1000埃。
作为上述方案的改进，所述发光结构在制作方法包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层。
作为上述方案的改进，所述电极的制作方法包括：
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域和第二半导体层上沉积所述电极，位于第一半导体层上的电极为第一电极，位于第二半导体层上的电极为第二电极，第一电极和位于第一电极上的合金层组成第一合金电极，第二电极和位于第二电极上的合金层组成第二合金电极。
作为上述方案的改进，在形成裸露区域之后，形成电极之前，还包括以下步骤：
在所述第二半导体层上形成透明导电层；
对所述透明导电层进行蚀刻，形成贯穿所述透明导电层并延伸至第二半导体层表面的第一孔洞，将第二半导体层裸露出来。
作为上述方案的改进，在形成合金层之后，还包括以下步骤：
在合金层表面沉积一层绝缘层，并对所述绝缘层进行蚀刻形成孔洞，将所述合金层裸露出来。
相应地，本发明还提供了一种正装led芯片，包括发光结构和位于发光结构上的电极，所述电极依次包括cr层、al层、ti层、pt层和合金层。
作为上述方案的改进，所述合金层由ausi制成。
实施本发明，具有如下有益效果：
1、本发明提供了一种正装led芯片的制作方法，包括：提供一发光结构，在所述发光结构上形成电极，在所述电极表面沉积一层合金层，所述合金层由au和si制成。本发明通过在au中掺杂si，在蒸镀的过程中，si可以打断au的粒径，减少au的粒径，从而使au更加均匀地蒸镀在电极上。此外，合金层中的si起到阻挡au和电极中金属进行热扩散，从而减缓au和电极中的金属发生水解、迁移。进一步地，电极中的金属和合金层中的au发生水解、迁移后，合金层中的si被裸露出来，裸露出来的si发氧化，从而在电极的表面形成氧化硅薄膜层，进一步减缓了电极中的金属继续迁移，有效的增加了led芯片的可靠性。本发明通过在电极的表面形成一层合金层，减少电极中的金属迁移，有效增加正装led芯片的可靠性。
附图说明
图1是本发明正装led芯片制作方法流程示意图；
图2是本发明正装led芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，图1为本发明正装led芯片制作方法流程示意图，本发明提供的一种正装led芯片制作方法，包括以下步骤：
s1：提供一衬底；
衬底的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。
s2：形成外延层；
具体的，在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层。
具体的，本申请实施例提供的第一半导体层和第二半导体层均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层、第二半导体层和有源层的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层可以为n型半导体层，则第二半导体层为p型半导体层；或者，第一半导体层为p型半导体层，而第二半导体层为n型半导体层，对于第一半导体层和第二半导体层的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，为了提高后续的刻蚀工艺的良率，所述外延层的厚度为4-10μm。当外延层的厚度低于4μm，led芯片的亮度会降低，在后续刻蚀时，led芯片容易出现裂片的情况。但外延层的厚度大于10μm，led芯片的亮度会降低，增加刻蚀的难度和时间。
需要说明的是，在本申请的其他实施例中，所述衬底与所述外延层之间设有缓存冲层(图中未示出)。
s3：对所述外延层进行刻蚀，形成裸露区域；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层。
具体的，采用光刻胶或sio2作为掩膜，并采用电感耦合等离子体刻蚀工艺或反应离子刻蚀刻蚀工艺对所述外延层进行刻蚀，贯穿所述第二半导体层和有源层并延伸至所述第一半导体层，将所述第一半导体层裸露出来，从而形成裸露区域。由于光刻胶和sio2具有高刻蚀比，便于刻蚀，从而形成所需的刻蚀图案，提高刻蚀的精度。在本申请的其他实施例中，还可以采用其他高刻蚀选择比的物质作为掩膜。
为了提高芯片的出光效率，提高外延层的侧边出光效率，所述裸露区域的形状为倒梯形。在本申请的其他实施例中，所述裸露区域的形状还可为多边形。
s4：形成电极；
在所述裸露区域和第二半导体层上沉积所述电极，所述电极依次包括cr层、al层、ti层和pt层。在本申请的其他实施例中，电极还可以包括其他金属层，且金属层之间的顺序可以互换。
具体的，采用电子束蒸镀、热蒸镀或磁控溅射工艺分别在所述裸露区域和第二半导体层上沉积所述电极。其中，位于第一半导体层上的电极为第一电极，位于第二半导体层上的电极为第二电极。
需要说明的是，本发明使用cr层作为底层，由于cr具有良好的导电性能，而且cr金属能够与外延p型氮化镓进行良好的欧姆接触，因此能有效地降低接触电阻；其次cr金属与外延p型氮化镓粘附力较好，可避免合金层脱落。然后，依次在cr层上形成al层、ti层和pt层。其中，所述al层的反射率较cr层高，从而提高了芯片的出光效率。进一步地，由于ti和pt的稳定性较好，因此在第al层上形成ti层和pt层，能有有效防止al层中的al发生溶解、迁移、上窜。由于在led芯片封装打线的过程中，封装所使用的胶体及工艺，不能完全阻止空气中水汽进入，及胶体需经过高温烘烤，使得al层中的al发生溶解、迁移。本发明中的ti层和pt层能够防止水汽对al层的腐蚀。
所述cr层的厚度为10-30埃，al层的厚度为1000-1500埃，ti层的厚度为500-1000埃，pt层的厚度为500-1000埃。
优选的，所述cr层的厚度为15-20埃，al层的厚度为1200-1400埃，ti层的厚度为650-850埃，pt层的厚度为650-850埃。
由于cr层用作底层粘附层，因此其厚度不能太厚，否则会影响led芯片发光的吸收，即al层起不到反射作用。cr层厚度在10-30埃时具有较好的反射率，低于10埃时粘附力较差且控制难度大。其中，当所述al层的厚度小于1000埃时，不能较好地发挥al层的反射性能，芯片亮度较低；当所述al层的厚度大于2000埃时，因al金属本身较活泼易迁移，al层的保护难度增加。当pt层的厚度均小于500埃时，pt层厚度太薄无法起到保护al层作用，当pt层的厚度均大于1000埃时，制作成本过高。
s5：形成合金层；
在所述第一电极和第二电极表面沉积一层合金层，所述合金层由au和si制成。
具体的，采用电子束蒸镀、热蒸镀或磁控溅射工艺在所述pt层上沉积合金层。其中，第一电极和位于第一电极上的合金层组成第一合金电极，第二电极和位于第二电极上的合金层组成第二合金电极。
优选的，所述合金层的厚度大于5000埃。
需要说明的是，au和si的硬度较好，能够有效抗击打线时对电极的作用力，从而保护电极，防止发生碎裂和脱落。由于在打线的时候，需要对电极进打击，因此会对电极产生一个作用力，从而使得电极容易脱落和碎裂。
电极在通电时，电极中的金属会发生水解、迁移，本发明通过在电极的表面形成由au和si制成的合金层，可以有效减缓电极中的金属发生水解、迁移。具体的，本发明通过在au中掺杂si，在蒸镀的过程中，si可以打断au的粒径，减少au的粒径，从而使au更加均匀地蒸镀在电极上。
此外，合金层中的si起到阻挡au和电极中金属进行热扩散，从而减缓au和电极中的金属发生水解、迁移。
进一步地，电极中的金属和合金层中的au发生水解、迁移后，合金层中的si被裸露出来，裸露出来的si发氧化，从而在电极的表面形成氧化硅薄膜层，进一步减缓了电极中的金属继续迁移，有效的增加了led芯片的可靠性。
优选的，合金层中au的含量不少于80％，当si的含量大于20％时，会增加led芯片的电压，还影响后续的打线。
需要说明的是，为了提高芯片的亮度，使芯片的电流分布均匀，在形成裸露区域之后，形成第一电极之前，还包括以下步骤：
在所述第二半导体层上形成透明导电层；
对所述透明导电层进行蚀刻，形成贯穿所述透明导电层并延伸至第二半导体层表面的第一孔洞，并在所述第一孔洞内沉积一层电极，形成第二电极。
需要说明的是，为了保护芯片，防止芯片发生漏电，在形成抗合金层之后，还包括以下步骤：
在合金层表面沉积一层绝缘层，并对所述绝缘层进行蚀刻形成孔洞，将所述合金层裸露出来。
优选的，所述透明导电层的材料为氧化铟锡。所述绝缘保护层由sio2、si3n4、al2o3、tio2和ta2o3中的一种或几种制成。
参见图2，本发明还提供了一种正装led芯片包括发光结构和位于发光结构上的电极30，所述电极30依次包括cr层31、al层32、ti层33、pt层34和合金层35。其中，合金层35由ausi制成。
具体的，所述发光结构包括衬底10和位于衬底10表面的外延层20。
其中，衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底10优选为蓝宝石衬底10。
所述外延层20包括依次设于所述衬底10表面的第一半导体层21、有源层22和第二半导体层23。
具体的，本申请实施例提供的第一半导体层21和第二半导体层23均为氮化镓基半导体层，有源层22为氮化镓基有源层22；此外，本申请实施例提供的第一半导体层21、第二半导体层23和有源层22的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层21可以为n型半导体层，则第二半导体层23为p型半导体层；或者，第一半导体层21为p型半导体层，而第二半导体层23为n型半导体层，对于第一半导体层21和第二半导体层23的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，为了提高后续的刻蚀工艺的良率，所述外延层20的厚度为4-10μm。当外延层20的厚度低于4μm，led芯片的亮度会降低，在后续刻蚀时，led芯片容易出现裂片的情况。但外延层20的厚度大于10μm，led芯片的亮度会降低，增加刻蚀的难度和时间。
需要说明的是，在本申请的其他实施例中，所述衬底10与所述外延层20之间设有缓存冲层(图中未示出)。
具体的，位于第一半导体层21上的电极30为第一合金电极，位于第二半导体层23上的电极为第二合金电极。
需要说明的是，本发明使用cr层31作为底层，由于cr具有良好的导电性能，而且cr金属能够与外延p型氮化镓进行良好的欧姆接触，因此能有效地降低接触电阻；其次cr金属与外延p型氮化镓粘附力较好，可避免合金层脱落。然后，依次在cr层31上形成al层32、ti层33和pt层34。其中，所述al层32的反射率较cr层31高，从而提高了芯片的出光效率。进一步地，由于ti和pt的稳定性较好，因此在第al层32上形成ti层33和pt层34，能有有效防止al层32中的al发生溶解、迁移、上窜。由于在led芯片封装打线的过程中，封装所使用的胶体及工艺，不能完全阻止空气中水汽进入，及胶体需经过高温烘烤，使得al层32中的al发生溶解、迁移。本发明中的ti层33和pt层34能够防止水汽对al层32的腐蚀。
所述cr层31的厚度为10-30埃，al层32的厚度为1000-1500埃，ti层33的厚度为500-1000埃，pt层34的厚度为500-1000埃。
优选的，所述cr层31的厚度为15-20埃，al层32的厚度为1200-1400埃，ti层33的厚度为650-850埃，pt层34的厚度为650-850埃。
由于cr层31用作底层粘附层，因此其厚度不能太厚，否则会影响led芯片发光的吸收，即al层32起不到反射作用。cr层31厚度对应反射率(450nm波长)如图2所示，cr层31厚度在10-30埃时具有较好的反射率，低于10埃时粘附力较差且控制难度大。其中，当所述al层32的厚度小于1000埃时，不能较好地发挥al层32的反射性能，芯片亮度较低；当所述al层32的厚度大于2000埃时，因al金属本身较活泼易迁移，al层32的保护难度增加。当pt层34的厚度均小于500埃时，pt层34厚度太薄无法起到保护al层32作用，当pt层34的厚度均大于1000埃时，制作成本过高。
需要说明的是，合金层34中的ausi的硬度较好，能够有效抗击打线时对电极的作用力，从而保护电极，防止发生碎裂和脱落。由于在打线的时候，需要对电极进打击，因此会对电极产生一个作用力，从而使得电极容易脱落和碎裂。
电极在通电时，电极中的金属会发生水解、迁移，本发明通过在电极的表面形成由ausi制成的合金层，可以有效减缓电极中的金属发生水解、迁移。此外，合金层中的ausi可以阻挡电极中金属进行热扩散，从而减缓电极中的金属发生水解、迁移。
进一步地，电极中的金属发生水解、迁移后，合金层中的ausi被裸露出来，裸露出来的ausi发氧化，从而在电极的表面形成氧化薄膜层，进一步减缓了电极中的金属继续迁移，有效的增加了led芯片的可靠性。
需要说明的是，为了提高芯片的亮度，使芯片的电流分布均匀，第一半导体层21与电极30之间还包括透明导电层。
为了保护合金层35，防止芯片发生短路和漏电，所述合金层35的表面设有绝缘层40和贯穿绝缘层40的孔洞41。
下面以具体实施例进一步阐述本发明
实施例1
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为10埃，al层的厚度为1000埃，ti层的厚度为500埃，pt层的厚度为500埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为80％。
实施例2
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为15埃，al层的厚度为1100埃，ti层的厚度为600埃，pt层的厚度为600埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为85％。
实施例3
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为20埃，al层的厚度为1200埃，ti层的厚度为700埃，pt层的厚度为700埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为90％。
实施例4
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为25埃，al层的厚度为1300埃，ti层的厚度为800埃，pt层的厚度为800埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为95％。
实施例5
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为30埃，al层的厚度为1400埃，ti层的厚度为900埃，pt层的厚度为900埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为95％。
实施例6
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为30埃，al层的厚度为1500埃，ti层的厚度为1000埃，pt层的厚度为1000埃；
在所述电极表面沉积一层合金层，所述合金层由au和si制成，合金层中au的含量为98％。
对比实施例1
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括第一cr层、第一al层、第二cr层、第一ti层和第二al层；其中，所述第一cr层的厚度为20埃，第一al层的厚度为1200埃，第二cr层的厚度为200埃，第一ti层的厚度为700埃，第二al层的厚度为18000埃。
对比实施例2
一种正装led芯片制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层，所述外延层包括依次设于所述衬底表面的第一半导体层、有源层和第二半导体层；
对所述外延层进行刻蚀，形成裸露区域，所述裸露区域贯穿所述第二半导体层和有源层并延伸至所述第一半导体层；
在所述裸露区域上和第二半导体层上分别形成电极，所述电极依次包括cr层、al层、ti层和pt层；其中，所述cr层的厚度为30埃，al层的厚度为1500埃，ti层的厚度为1000埃，pt层的厚度为1000埃。
根据上述实施例1-6和对比实施例1-2的方法制作成同一尺寸的芯片，并对芯片进行光电性能和老化测试，老化测试是指将芯片放置在老化箱内点亮1000小时，结果如下：
从上述测试结果可以看出，采用本发明制作方法制作出来的芯片与现有的制作方法制作出来的芯片相比，本发明实施例1-6的芯片亮度高，电压低、良品率高、掉电极少。此外，经过1000小时老化后，芯片在长时间通电的情况下，对比实施例1-2电极发生水解、迁移，因此电压变高，亮度变小，而实施例1-6的芯片在老化后电压和亮度保持不变
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。