本发明涉及静电防护领域，特别涉及一种低压触发高维持电压可控硅整流器静电释放器件。
背景技术
静电放电（electro-staticdischarge，esd）是集成电路在制造、封装、测试、输运、装配和使用过程中不可避免的现象。产生静电放点有内在原因和外在原因，因静电在集成电路失效的各种原因中占到了58%，对集成电路的可靠性构成了严重威胁。对集成电路进行静电保护的途径有二：一是控制和减少静电产生和放电的发生，例如使用静电防护服、防静电腕带等；二是在芯片外围设计静电泄放器件，为静电提供泄放通路。途径二中的静电泄放器件相当于芯片内的“避雷针”，避免静电放电时电流流入ic内部电路而造成损伤，它是目前最直接和常见的一种保护措施。但是，随着器件的特征尺寸不断减小和集程度不断提高，esd器件的设计窗口越来越小，难度越来越大，需要一种占用芯片面积小且泄放静电能力好的esd保护器件，这成为了集成电路工程师所要面临的挑战。
传统scr(siliconcontrolledrectifier)器件，该器件处于工作状态时，维持电压很低，所以能够承受足够高的esd电流应力，作为一种很常用的esd保护器件，scr结构被认作是单位面积鲁棒性最好的esd保护器件，各式各样经过改进后的scr静电保护器件广泛用于各领域。因此产生了低压触发scr，该器件的开启电压与寄生mos的击穿电压一样，因此开启电压能很好的降低，但是工作时由于类闩锁的特性导致维持电压很低，这个缺陷将使内部电路得不到有效的保护，很容易产生器件闩锁问题。所以在esd保护中，对低压触发scr结构进行设计时，应当设法提高低压触发scr结构的维持电压。
传统低压触发scr结构esd保护器件的剖面图如图1所示，等效电路如图2所示。低压触发scr结构反向工作时即为正向导通的二极管特性，低压触发scr结构正向工作时，当阳极和阴极之间的电压差小于电压触发scr结构esd保护器件的开启电压时，低压触发scr结构等效为一个阻值很高的电阻。当阳极和阴极之间的电压差达到器件的开启电压时，寄生mos管的n+注入区和p阱之间的二极管发生雪崩击穿，产生倍增的雪崩电流，倍增的雪崩电流流经n阱电阻(或p阱电阻)，使电阻上的压降达到寄生pnp三极管(或npn三极管)的be结的开启电压，于是pnp(npn)开启，这时电压会回滞到了维持电压，低压触发scr结构将会工作在低阻区域。当电流最终增大到使器件热失效时，将会发生二次击穿，这时低压触发scr结构的esd保护器件就彻底失效了。
技术实现要素：
为了解决上述技术问题，本发明提供一种结构简单的低压触发高维持电压可控硅整流器静电释放器件。
本发明解决上述问题的技术方案是：一种低压触发高维持电压可控硅整流器静电释放器件，包括p型衬底；所述p型衬底中设有第一n阱、p阱，且第一n阱右侧与p阱左侧连接；所述第一n阱中从左至右依次设有第一n+注入区、第一p+注入区；所述p阱中从左至右依次设有第二n阱、第三n+注入区、第三n阱、第二p+注入区，其中第三n+注入区横跨在第三n阱左侧与p阱交界处；所述第一n阱和p阱之间跨接有第二n+注入区，且第二n+注入区的右侧位于第二n阱的上方；所述第二n+注入区和第三n+注入区之间为多晶硅栅；所述第一n+注入区、第一p+注入区连接在一起并作为器件的阳极；所述多晶硅栅、第三n+注入区、第二p+注入区连接在一起并作为器件的阴极；所述第二n+注入区、多晶硅栅、第三n+注入区构成寄生mosfet场效应管结构。
上述低压触发高维持电压可控硅整流器静电释放器件，所述第一n+注入区左侧和p型衬底左侧边缘之间为第一场氧隔离区，第一n+注入区右侧与第一p+注入区左侧连接，第一p+注入区右侧和第二n+注入区左侧之间为第二场氧隔离区，第二n+注入区右侧和第三n+注入区左侧之间为多晶硅栅，第三n+注入区右侧和第二p+注入区左侧之间为第三场氧隔离区，第二p+注入区右侧和p型衬底右侧边缘之间为第四场氧隔离区。
上述低压触发高维持电压可控硅整流器静电释放器件，当高压esd脉冲来到器件阳极，器件阴极接地电位时，所述第一p+注入区、第一n阱、p阱构成一纵向pnp三极管结构，同时所述第一n阱、p阱和第三n+注入区构成一横向npn三极管结构，纵向pnp三极管结构的基极与横向npn三极管结构的集电极通过n阱的寄生电阻相连，而横向npn三极管结构的基极与纵向pnp三极管结构的集电极通过p阱的寄生电阻相连，即所述的纵向pnp三极管结构和所述的横向npn三极管结构形成背靠背的两个bjt晶体管结构，即scr结构。
上述低压触发高维持电压可控硅整流器静电释放器件，当esd高压脉冲来到器件阳极，器件阴极接地电位时，所述多晶硅栅接地电位，所述第二n+注入区与p阱发生雪崩击穿，由于第二n阱和第三n阱的存在，器件在击穿导通后电流泄放路径发生改变，电流从第二n阱和第三n阱下方通过，使得电流泄放路径增长。
本发明的有益效果在于：本发明的静电释放器件在p阱特定的位置形成第二n阱和第三n阱，当esd高压脉冲来到器件阳极，器件阴极接地电位时，所述多晶硅栅接地电位，所述第二n+注入区与p阱发生雪崩击穿，电流泄放路径发生改变，电流会从第二n阱和第三n阱下方通过，第三n阱能够使得电流路径变长，因此，电流流过的阱电阻变大，使得器件更快速开启，而且第三n阱使得横向npn三极管的发射极面积增大，能够增加器件失效电流，第二n阱能够使得横向npn三极管的基区宽度变大，使得维持电压升高，因此在版图面积不变的情况下能够提高器件的维持电压和失效电流，可有效避免闩锁效应。
附图说明
图1为现有低压触发scr静电防护器件剖面图。
图2为现有低压触发scr静电防护器件的等效电路图。
图3为本发明的剖面图。
图4为本发明的等效电路图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，一种低压触发高维持电压可控硅整流器静电释放器件，包括p型衬底100；所述p型衬底100中设有第一n阱200、p阱201，且第一n阱200右侧与p阱201左侧连接；所述第一n阱200中从左至右依次设有第一n+注入区300、第一p+注入区301；所述p阱201中从左至右依次设有第二n阱202、第三n+注入区303、第三n阱203、第二p+注入区304，其中第三n+注入区303横跨在第三n阱203左侧与p阱201交界处；所述第一n阱200和p阱201之间跨接有第二n+注入区302，且第二n+注入区302的右侧位于第二n阱202的上方；所述第二n+注入区302和第三n+注入区303之间为多晶硅栅500；所述第一n+注入区300、第一p+注入区301连接在一起并作为器件的阳极；所述多晶硅栅500、第三n+注入区303、第二p+注入区304连接在一起并作为器件的阴极；所述第二n+注入区302、多晶硅栅500、第三n+注入区303构成寄生mosfet场效应管结构。
所述第一n+注入区300左侧和p型衬底100左侧边缘之间为第一场氧隔离区400，第一n+注入区300右侧与第一p+注入区301左侧连接，第一p+注入区301右侧和第二n+注入区302左侧之间为第二场氧隔离区401，第二n+注入区302右侧和第三n+注入区303左侧之间为多晶硅栅500，第三n+注入区303右侧和第二p+注入区304左侧之间为第三场氧隔离区402，第二p+注入区304右侧和p型衬底100右侧边缘之间为第四场氧隔离区403。
如图4所示，当高压esd脉冲来到器件阳极，器件阴极接地电位时，所述第一p+注入区301、第一n阱200、p阱201构成一纵向pnp三极管结构，同时所述第一n阱200、p阱201和第三n+注入区303构成一横向npn三极管结构，纵向pnp三极管结构的基极与横向npn三极管结构的集电极通过n阱的寄生电阻相连，而横向npn三极管结构的基极与纵向pnp三极管结构的集电极通过p阱201的寄生电阻相连，即所述的纵向pnp三极管结构和所述的横向npn三极管结构形成背靠背的两个bjt晶体管结构，即scr结构。
当esd高压脉冲来到器件阳极，器件阴极接地电位时，所述多晶硅栅500接地电位，所述第二n+注入区302与p阱201发生雪崩击穿，由于第二n阱202和第三n阱203的存在，器件在击穿导通后电流泄放路径发生改变，电流从第二n阱202和第三n阱203下方通过，使得电流泄放路径增长。
本发明的工作原理为：本发明的静电释放器件在p阱201特定的位置形成第二n阱202和第三n阱203，当esd高压脉冲来到器件阳极，器件阴极接地电位时，所述多晶硅栅500接地电位，所述第二n+注入区302与p阱201发生雪崩击穿，电流泄放路径发生改变，电流会从第二n阱202和第三n阱203下方通过，第三n阱203能够使得电流路径变长，因此，电流流过的阱电阻变大，使得器件更快速开启，而且第三n阱203使得横向npn三极管的发射极面积增大，能够增加器件失效电流，第二n阱202能够使得横向npn三极管的基区宽度变大，使得维持电压升高，因此在版图面积不变的情况下能够提高器件的维持电压和失效电流，可有效避免闩锁效应。
本发明所制作出的低压触发高维持电压可控硅整流器静电释放器件结构既不会违反版图设计规则也不会利用到标准cmos工艺以外的层次，就使得scr能够运用在esd保护设计中，有效地保护内部芯片，远离闩锁的风险。
与图1所示低压触发scr型器件相比，本发明在相同面积时能够更加快速开启，具有更高的维持电压和失效电流，能有效避免闩锁效应。