半导体器件制作方法及半导体器件与流程

本发明属于集成电路制造技术领域，具体涉及一种半导体器件制作方法及半导体器件。

背景技术：

tsv(throughsiliconvia，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。

tsv技术中，上下键合的晶圆常采用tsv嵌套孔结构实现上晶圆和下晶圆的金属互连，这种tsv嵌套孔包括纵向连通的上开孔、中开孔和下开孔，其中下开孔为深孔。这种tsv嵌套孔结构能在很大程度上解决键合后的金属互连的需求。但是，发明人发现，这种tsv嵌套孔结构在实际应用中的局限性也日益突出。一方面，这种tsv嵌套孔结构通过纵向相通的tsv嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的tsv嵌套孔横向制程的限制约束，如上下晶圆的金属层横向距离不能太远，如果太远则为了开孔连接，上晶圆的有效面积都被浪费。同时随下开孔深孔的深宽比增大，填充层在深孔中的填充和去除也较为困难。

另一方面，晶圆用于制作有一定厚度要求的器件例如是图像传感器时，晶圆衬底的厚度取决于图像传感器性能要求，晶圆衬底为满足图像传感器性能要求厚度较厚，这样导致贯穿晶圆衬底的上开孔较深，在后续形成中开孔和下开孔时均需在上开孔内填充光阻，势必导致填充上开孔的光阻较厚，由于上开孔的存在以及光阻较厚的缘故，光阻的表面容易不平整，光刻过程受上开孔贯穿暴露出的衬底侧壁和较厚光阻表面平整度较差的影响导致曝光效果较差甚至不能曝光的问题。

技术实现要素：

本发明的目的在于提供半导体器件制作方法以及半导体器件，以解决现有的tsv嵌套孔结构设计方面晶圆的灵活性较低，同时随深孔的深宽比增大导致工艺制程难度增加的问题。

本发明的另一目的在于，在于改善曝光的效果。

为解决上述技术问题，本发明提供半导体器件制作方法，包括：

提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；

形成钝化层，所述钝化层位于所述第一衬底背面；

形成第一凹槽，所述第一凹槽贯穿部分所述钝化层并位于所述第一金属层和所述第二金属层上方；

形成第一开孔，所述第一开孔贯穿所述钝化层、所述第一衬底和部分所述第一介质层且位于所述第一金属层上方，所述第一开孔与所述第一凹槽连通；

形成第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方，所述第二开孔与所述第一凹槽连通；

执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的所述第二金属层；以及，

形成互连层，所述互连层通过所述第一凹槽、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。

本发明还提供半导体器件，包括：

第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；

钝化层，所述钝化层位于所述第一衬底的背面；

第一凹槽，所述第一凹槽贯穿部分所述钝化层并位于所述第一金属层和所述第二金属层上方；

第一开孔，所述第一开孔贯穿所述钝化层、所述第一衬底和部分所述第一介质层且位于所述第一金属层上方，所述第一开孔与所述第一凹槽连通；

第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方，所述第二开孔与所述第一凹槽连通；以及，

互连层，所述互连层通过所述第一凹槽、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。

本发明提供半导体器件，第一开孔贯穿钝化层、第一衬底和部分所述第一介质层且位于所述第一金属层上方；第二开孔贯穿第一晶圆和部分所述第二介质层且位于所述第二金属层上方；第一开孔与第二开孔并不相互连通，即第一开孔和第二开孔是纵向分离的，不再受纵向连通的tsv嵌套孔形成后面的中开孔和下开孔时均需在较深的上开孔中填充较厚的光阻的约束，满足了不同厚度要求的器件，同时上下晶圆的金属层分布设计时不再受tsv嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。

进一步的，本发明中采用填充层填充第一开孔(该第一开孔为浅孔)，解决了tsv嵌套孔结构中填充层在下开孔深孔中填充和去除困难的问题。

进一步的，第一光阻层填充第一凹槽并覆盖钝化层表面；第二光阻层覆盖钝化层和填充层的表面；光刻过程中光阻均不需填充深孔，光阻不需要较厚，从而减小光刻制程工艺复杂度，改善了曝光效果。

并且，互连层通过第一凹槽、第一开孔和第二开孔与第一金属层和第二金属层电连接，将第一金属层和第二金属层通过第一凹槽就直接引出，不需再做类似绝缘层、绝缘层上的接触孔以及引出层通过接触孔再与互连层电连接的引出工艺，简化了工艺，降低了生产成本。

附图说明

图1为一种tsv嵌套孔结构的半导体器件的剖面示意图；

图2为一种tsv嵌套孔结构的半导体器件制作方法中形成上开孔后的剖面示意图；

图3为一种tsv嵌套孔结构的半导体器件制作方法中形成光阻后的剖面示意图；

图4为一种tsv嵌套孔结构的半导体器件制作方法中曝光显影光阻后的剖面示意图；

图5为一种tsv嵌套孔结构的半导体器件制作方法中形成下开孔后的剖面示意图；

图6为光刻过程示意图；

图7为本发明实施例的半导体器件制作方法流程图；

图8为本发明实施例的两晶圆键合后示意图；

图9为本发明实施例的形成第一凹槽后的剖面示意图；

图10为本发明实施例的形成图形化的第一光阻后的剖面示意图；

图11为本发明实施例的形成第一开孔后的剖面示意图；

图12为本发明实施例的形成填充层后的剖面示意图；

图13为本发明实施例的形成图形化的第二光阻后的剖面示意图；

图14为本发明实施例的形成第二开孔后的剖面示意图；

图15为本发明实施例的形成隔离层后的剖面示意图；

图16为本发明实施例的暴露出第一金属层和第二金属层后的剖面示意图；

图17为本发明实施例的形成互连层后的剖面示意图。

其中，附图标记如下：

01-晶圆；02-光阻；03-透镜；04-焦平面；

10-上晶圆；

101-第一衬底；102-第一介质层；103-第一金属层；104-第一刻蚀停止层；105-钝化层；106-互连层；

20-下晶圆；

201-第二衬底；202-第二介质层；203-第二金属层；204-钝化层；

30-键合界面；

41a-上开孔；41b-中开孔；41c-下开孔；

50-第一晶圆；

501-第一衬底；502-第一介质层；503-第一金属层；504-第一刻蚀停止层；505-钝化层；502a-第一介质层第一部分；502b-第一介质层第二部分；506-隔离层；507-互连层；

60-第二晶圆；

601-第二衬底；602-第二介质层；603-第二金属层；604-第二刻蚀停止层；605-钝化层；602a-第二介质层第一部分；602b-第二介质层第二部分；

70-键合界面；

81a-第一凹槽；81b-第一开孔；81c-第二开孔；

91-第一光阻层；92-填充层；93-第二光阻层。

具体实施方式

如背景所述，目前的tsv嵌套孔结构实现金属互连在实际应用中存在局限性。一方面，这种tsv嵌套孔结构通过纵向相通的tsv嵌套孔连接上下晶圆的金属层，上下晶圆的金属层分布设计时受纵向相通的tsv嵌套孔横向制程的限制约束，同时随下开孔深孔的深宽比增大，填充层在深孔中的填充和去除也较为困难。

另一方面，晶圆用于制作有一定厚度要求的器件，纵向连通的tsv嵌套孔为形成后面的中开孔和下开孔均需在较深的上开孔中填充较厚的光阻，光刻过程受上开孔贯穿暴露出的衬底侧壁和较厚光阻表面平整度较差的影响导致曝光效果较差甚至不能曝光的问题。

具体而言，采用tsv嵌套孔结构的半导体器件，如图1所示，包括：

键合的上晶圆10和下晶圆20，所述上晶圆10包括第一衬底101、位于第一衬底101正面上的第一介质层102和嵌设于第一介质层102中的第一金属层103。下晶圆20包括第二衬底201、位于第二衬底201上的第二介质层202和嵌设于第二介质层202中的第二金属层203，第一介质层102面向第二介质层202，形成键合界面30。

tsv嵌套孔41，所述tsv嵌套孔41包括上开孔41a、中开孔41b和下开孔41c。上开孔41a贯穿钝化层105和第一衬底101并位于第一金属层103和第二金属层203的上方。下开孔41c贯穿第一晶圆10和部分厚度的第二介质层202并暴露出第二金属层203。中开孔41b位于上开孔41a和下开孔41c之间并与于上开孔41a和下开孔41c连通，中开孔41b暴露出第一金属层103。在tsv嵌套孔41中形成互连层106，互连层106与第一金属层103和第二金属层203电连接。

进一步的，上晶圆10还包括第一刻蚀停止层104，所述第一刻蚀停止层104位于所述第一衬底101与第一介质层102之间；上晶圆10还包括位于第一衬底101背面的钝化层105。下晶圆20还包括位于第二介质层202上的钝化层204。

下面结合图2至图5所示，介绍tsv嵌套孔结构的半导体器件制作方法。

如图2所示，执行光刻、刻蚀工艺形成上开孔41a；刻蚀工艺终止于第一刻蚀停止层104，上开孔41a贯穿钝化层105和第一衬底101并位于第一金属层103和第二金属层203上方。

接着，如图3所示，形成光阻107；所述光阻107填充上开孔41a并覆盖钝化层105的表面。

接着，如图4所示，曝光显影光阻107；通过曝光显影形成位于第二金属层203上方的光阻窗口107’。

接着，如图5所示，形成下开孔41c；以剩余的光阻107为掩膜，刻蚀形成下开孔41c，下开孔41c贯穿第一晶圆10和部分厚度的第二介质层202并在后续工艺中暴露出第二金属层203。下开孔41c与上开孔41a连通。

接着，在后续为形成中开孔41b，需先用填充层填充下开孔41c，之后再用光阻填充上开孔41a，随下开孔41c深孔的深宽比增大，填充层在深孔中的填充和去除也较为困难。

另外，为便于后面理解，如图6所示，简单介绍光刻过程。

晶圆01上面形成光阻02，光阻02上方依次有透镜03、光罩(图中未示出)和照明装置。光刻时，照明装置发出的紫外光线经光罩后到达透镜03，将光线聚焦到光阻02上，光线聚集点为焦点，焦点是沿透镜中心出现最佳图像的点，焦点所在平面为焦平面04，焦深度(dof)为焦点上面到下面的一个范围h，在这个范围h内图像连续地保持清晰。

光刻工艺中，焦点可能不是正好在光阻02中心，但是焦深度(dof)应该穿越光阻02上下表面，这样才能保证曝光范围内整个厚度的光阻均成像清晰。

以上图3至图4为tsv嵌套孔结构的半导体器件制作方法光刻过程中曝光显影的理想状态。

然而，发明人发现，在实际制程中，上晶圆10用于制作有一定厚度的器件，例如是图像传感器时，第一衬底101的厚度取决于图像传感器性能要求，通常是介于2.1～3.0μm。如此一来，上开孔41a的深度至少2.1um。由图3至图5形成下开孔41c的光刻过程中，由于第一衬底101为满足图像传感器性能要求厚度较厚，这样导致贯穿第一衬底101的上开孔41a较深，从而填充上开孔41a并覆盖钝化层105的光阻107较厚，进而光刻过程受第一衬底101侧壁和光阻107的影响，一方面，第一衬底101侧壁影响光路；另一方面，较厚的光阻107表面的平整度较差，导致焦深度(dof)和工艺极限(processwindow)变小，调焦过程中会遇到两种问题导致曝光效果较差，一种焦平面上移，底部出现光阻残留；另一种焦平面下移，光阻残留改善，但出现底部光阻内切。再一方面，图像传感器厚到一定程度，随之光阻107的厚度可能超出光刻系统可用的最大焦深度(dof)时，光刻系统将不能曝光该厚度的光阻107。

基于上述研究，本发明实施例提供了一种半导体器件制作方法，如图7所示，包括如下步骤：

s1、提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底正面的第一介质层和嵌设于所述第一介质层中的第一金属层，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层，所述第一介质层面向所述第二介质层；

s2、形成钝化层，所述钝化层位于所述第一衬底背面；

s3、形成第一凹槽，所述第一凹槽贯穿部分所述钝化层并位于所述第一金属层和所述第二金属层上方；

s4、形成第一开孔，所述第一开孔贯穿所述钝化层、所述第一衬底和部分所述第一介质层且位于所述第一金属层上方，所述第一开孔与所述第一凹槽连通；

s5、形成第二开孔，所述第二开孔贯穿所述第一晶圆和部分所述第二介质层且位于所述第二金属层上方，所述第二开孔与所述第一凹槽连通；

s6、执行干法刻蚀工艺，以暴露所述第一开孔下方的第一金属层和所述第二开孔下方的所述第二金属层；以及，

s7、形成互连层，所述互连层通过所述第一凹槽、所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。

以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

下面结合图8至图15所示，详细介绍本发明实施例提供的半导体器件制作方法。

首先，如图8所示，提供键合后的第一晶圆50和第二晶圆60。所述第一晶圆50包括第一衬底501、位于第一衬底501正面上的第一介质层502和嵌设于第一介质层502中的第一金属层503。

所述第二晶圆60包括第二衬底601、位于所述第二衬底601上的第二介质层602和嵌设于所述第二介质层602中的第二金属层603。所述第一介质层502面向所述第二介质层602，可利用键合界面薄膜的分子间化学力将两片晶圆进行键合，形成键合界面70。

进一步的，所述第一介质层502包括第一介质层第一部分502a和第一介质层第二部分502b，所述第一金属层103嵌设于所述第一介质层第一部分502a和第一介质层第二部分502b之间；所述第二介质层602包括第二介质层第一部分602a和第二介质层第二部分602b，所述第二金属层603嵌设于所述第二介质层第一部分602a和第二介质层第二部分602b之间。

优选方案中，所述第一晶圆50还包括第一刻蚀停止层504，所述第一刻蚀停止层504位于所述第一金属层503与第一介质层第一部分502a之间；所述第二晶圆60还包括第二刻蚀停止层604，所述第二刻蚀停止层604位于所述第二金属层603与所述第二介质层第二部分602b之间。

进一步的，所述第二晶圆60还包括位于第二介质层第二部分602b表面的钝化层605，该钝化层605例如是氧化硅层和/或氮化硅层起保护晶圆表面的作用。本实施例中，钝化层605与第一介质层第二部分502b相接触，进而形成第一键合界面70。

接着，如图9所示，形成第一凹槽81a；先在第一衬底501背面形成薄的钝化层505，该钝化层505例如是氧化硅层，之后刻蚀该钝化层505形成第一凹槽81a，该第一凹槽81a为浅槽，第一凹槽81a贯穿部分钝化层505并位于所述第一金属层503和所述第二金属层603上方。

接着，如图10所示，形成图形化的第一光阻91，采用流动性较好的第一光阻层91填充第一凹槽81a并覆盖钝化层505表面，通过曝光显影形成图形化的第一光阻层91，图形化的第一光阻层91具有位于第一金属层503上方的光阻窗口。该第一凹槽81a为浅槽，第一光阻层91不需填充深孔，第一光阻层91不需要较厚，从而减小光刻制程工艺复杂度，改善了曝光效果。

接着，如图11所示，形成第一开孔81b；以图形化的第一光阻层91为掩膜刻蚀形成第一开孔81b，刻蚀停止于第一刻蚀停止层504，第一开孔81b贯穿所述钝化层505、第一衬底501和第一介质层第一部分502a且位于所述第一金属层503上方，之后去除图形化的第一光阻层91。第一开孔81b与第一凹槽81a连通。

接着，如图12所示，形成填充层92；所述填充层92填充第一凹槽81a和第一开孔81b并覆盖钝化层505表面，通过回刻蚀去除钝化层505表面的填充层。

填充层92优选流动性好的有机溶剂barc(bottomantireflectivecoating，底部抗反射涂层)。

本发明中采用填充层填充第一开孔81b(该第一开孔81b为浅孔)，解决了tsv嵌套孔结构中填充层在下开孔41c深孔中填充和去除困难的问题。

接着，如图13所示，形成图形化的第二光阻层93，涂覆第二光阻层93覆盖钝化层505和填充层92的表面，通过曝光显影形成位于第二金属层603上方的光阻窗口。第二光阻层93不需填充深孔，第二光阻层93不需要较厚，从而减小光刻制程工艺复杂度，改善了曝光效果。

接着，如图14所示，形成第二开孔81c；以图形化的第二光阻层93为掩膜刻蚀形成第二开孔81c，刻蚀停止于第二刻蚀停止层604，第二开孔81c贯穿所述第一晶圆50、钝化层605和第二介质层第二部分602b且位于所述第二金属层603上方，第二开孔81c与第一凹槽81a连通。随后去除图形化的第二光阻层93和填充层92。

接着，如图15所示，形成隔离层506；可选择沉积的方式形成覆盖钝化层505表面、第一凹槽81a表面、第一开孔81b表面和第二开孔81c表面的隔离层506。隔离层506例如为依次层叠的氧化硅层和氮化硅层，用于在后续工艺中保护第一开孔81b和第二开孔81c暴露出的第一衬底501的侧壁。

接着，如图16所示，执行干法刻蚀工艺，刻蚀去除第一开孔81b底部的隔离层506及其正下方的第一刻蚀停止层504，并暴露出第一金属层503，并刻蚀去除第二开孔81c底部的隔离层506及其正下方的第二刻蚀停止层604，并暴露出第二金属层603。

接着，如图17所示，形成互连层507，互连层507通过第一凹槽81a、第一开孔81b和第二开孔81c与第一金属层503和第二金属层603电连接。互连层507为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一凹槽81a、第一开孔81b和第二开孔81c并覆盖顶部的隔离层506，通过化学机械研磨去除顶部的隔离层506表面的互连层507。

本发明中第一开孔81b与第一凹槽81a连通，第二开孔81c与第一凹槽81a连通，互连层507通过第一凹槽81a、第一开孔81b和第二开孔81c与第一金属层503和第二金属层603电连接，将第一金属层503和第二金属层603通过第一凹槽81a就直接引出，不需再做类似绝缘层、绝缘层上的接触孔以及引出层通过接触孔再与互连层电连接的引出工艺，简化了工艺，降低了生产成本。

应理解，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。

本发明实施例的半导体器件，如图17所示，包括：

第一晶圆50和第二晶圆60，所述第一晶圆50包括第一衬底501、位于第一衬底501正面上的第一介质层502和嵌设于第一介质层502中的第一金属层503；所述第二晶圆60包括第二衬底601、位于所述第二衬底601上的第二介质层602和嵌设于所述第二介质层602中的第二金属层603；所述第一介质层502面向所述第二介质层602；

钝化层505，所述钝化层505位于所述第一衬底501的背面；

第一凹槽81a，第一凹槽81a贯穿部分钝化层505并位于所述第一金属层503和所述第二金属层603上方；

第一开孔81b，第一开孔81b贯穿所述钝化层505、第一衬底501和部分所述第一介质层502且位于所述第一金属层503上方，第一开孔81b与第一凹槽81a连通；

第二开孔81c，第二开孔81c贯穿所述第一晶圆50和部分第二介质层602且位于所述第二金属层603上方，第二开孔81c与第一凹槽81a连通；以及，

互连层507，所述互连层507通过所述第一凹槽81a、所述第一开孔81b和所述第二开孔81c与所述第一金属层503和所述第二金属层603电连接。

进一步的，第一开孔81b和所述第二开孔81c垂直于所述第一晶圆和第二晶圆表面的截面的形状为倒梯形。

本发明提供半导体器件，第一开孔贯穿钝化层、第一衬底和部分所述第一介质层且位于所述第一金属层上方；第二开孔贯穿第一晶圆和部分所述第二介质层且位于所述第二金属层上方；第一开孔与第二开孔并不相互连通，即第一开孔和第二开孔是纵向分离的，不再受纵向连通的tsv嵌套孔形成后面的中开孔和下开孔时均需在较深的上开孔中填充较厚的光阻的约束，满足了不同厚度要求的器件，同时上下晶圆的金属层分布设计时不再受tsv嵌套孔横向制程的限制约束，提高了晶圆设计的灵活性。

另外，虽然图中只示出了半导体器件的一个两金属层之间的电连接结构，但是本领域技术人员均理解，对于要实现金属互连的两晶圆之间都要形成至少一个这样的两金属层之间的电连接结构。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。