半导体器件制作方法以及半导体器件与流程

本发明属于集成电路制造技术领域，具体涉及半导体器件制作方法以及半导体器件。

背景技术：

在高度集成化的半导体发展的趋势下，具有不同功能的芯片的集成是半导体封装技术的主要发展方向，基于3d-ic技术的晶圆级堆叠能够实现更低成本、更快速及更高密度的目标。而在晶圆键合之后，如何实现晶圆之间的金属互连是半导体工艺中的重要工艺。发明人发现，目前通常是采用三次光刻(需采用三道光罩)和三次刻蚀工艺，工艺较为复杂，生产成本较高。

技术实现要素：

本发明的目的在于提供一种半导体器件制作方法以及半导体器件，以简化工艺，降低生产成本。

为解决上述技术问题，本发明提供半导体器件制作方法。

提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；

执行光刻及刻蚀工艺，形成第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第一开孔位于所述第二金属层上方；

执行光刻及刻蚀工艺，形成第二开孔，所述第二开孔贯穿所述第一衬底和部分厚度的第一介质层，所述第二开孔位于部分所述第一金属层上方，所述第二开孔与所述第一开孔连通；

执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层；以及，

形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第二金属层和第一金属层电连接，实现两晶圆间的金属互连。

本发明还提供了一种半导体器件，包括：

第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层键合；

第一开孔和第二开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第一开孔位于所述第二金属层上方，所述第二开孔贯穿所述第一衬底和部分厚度的第一介质层，所述第二开孔位于部分所述第一金属层上方，所述第二开孔与所述第一开孔连通；以及，

互连层，形成于所述第一开孔和所述第二开孔中，所述互连层与所述第一金属层和所述第二金属层电连接。

本发明提供了一种半导体器件制作方法，先执行光刻及刻蚀工艺形成贯穿第一衬底、第一介质层和部分厚度的第二介质层的第一开孔，所述第一开孔位于所述第二金属层上方，再执行光刻及刻蚀工艺形成贯穿所述第一衬底和部分厚度的第一介质层的第二开孔，所述第二开孔位于部分所述第一金属层上方并与第一开孔连通，随后执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层，最后形成互连层，实现两晶圆间的金属互连。相比于现有技术，只需要执行两次光刻及刻蚀工艺以及一次无掩膜刻蚀工艺，只需采用两道光罩即可形成第一开孔和第二开孔并实现第一金属层和第二金属层的互连，简化了工艺，并降低了生产成本。

附图说明

图1为本发明一实施例的半导体器件制作方法的流程示意图；

图2为本发明一实施例的两晶圆键合后示意图；

图3为本发明一实施例的形成第一开孔后的示意图；

图4为本发明一实施例的第一开孔中形成填充层后的示意图；

图5为本发明一实施例的形成第二开孔后的示意图；

图6为本发明一实施例的第一开孔中去除填充层后的示意图；

图7为本发明一实施例的暴露出第一金属层和第二金属层的示意图；

图8为本发明一实施例的在第一开孔和第二开孔中填充形成互连层后的示意图；

其中，附图标记如下：

10-第一晶圆；

101-第一衬底；102-第一介质层；103-第一金属层；104-第一刻蚀停止层；

102a-第一介质层第一部分；102b-第一介质层第二部分；

20-第二晶圆；

201-第二衬底；202-第二介质层；203-第二金属层；204-第二刻蚀停止层；

202a-第二介质层第一部分；202b-第二介质层第二部分；205-钝化层；

31-键合界面；

41-第一开孔；42-第二开孔；

50-填充层；

60-互连层。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体器件制作方法以及半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明实施例提供一种半导体器件制作方法，如图1所示，包括：

提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；

执行光刻及刻蚀工艺，形成第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第一开孔位于所述第二金属层上方；

执行光刻及刻蚀工艺，形成第二开孔，所述第二开孔贯穿所述第一衬底和部分厚度的第一介质层，所述第二开孔位于部分所述第一金属层上方，所述第二开孔与所述第一开孔连通；

执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层；以及，

形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第二金属层和第一金属层电连接，实现两晶圆间的金属互连。

需要说明的是，本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面哪个晶圆在下面。

请注意，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。

以下结合图2至图8详细描述本发明实施例的制作方法。

如图2所示，提供键合后的第一晶圆10和第二晶圆20，所述第一晶圆10包括第一衬底101、第一介质层102和第一金属层103，所述第二晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202，利用键合介质层界面薄膜的分子间化学力将两片晶圆进行键合，形成键合界面31。

其中，所述第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，所述第一金属层103嵌设于所述第一介质层第一部分102a和第一介质层第二部分102b之间；所述第二介质层202包括第二介质层第一部分202a和第二介质层第二部分202b，所述第二金属层203嵌设于所述第二介质层第一部分202a和第二介质层第二部分202b之间。

进一步的，所述第一晶圆10还包括第一刻蚀停止层104，所述第一刻蚀停止层104位于所述第一金属层103与所述第一介质层第二部分102b之间；所述第二晶圆20还包括第二刻蚀停止层204，所述第二刻蚀停止层204位于所述第二金属层203与所述第二介质层第二部分202b之间。所述第二晶圆20还包括位于第二介质层第二部分202b表面的钝化层205。

优选的，键合之后，对第一晶圆10和/或第二晶圆20进行减薄，以减小器件的厚度，一方面减薄后易于形成第一开孔41，另一方面减少键合后晶圆整体的厚度利于晶圆的高度集成。

如图3所示，执行光刻及刻蚀工艺形成第一开孔41，采用第一道光罩，在所述第一衬底101表面形成图形化的光刻胶层一，曝光显影后形成位于第二金属层203上方的光刻胶开口，以图形化的光刻胶层一为掩膜进行刻蚀，刻蚀停止于第二刻蚀停止层204，形成第一开孔41，随后去除第一衬底101表面图形化的光刻胶层一。所述第一开孔41贯穿所述第一衬底101、第一介质层102和第二介质层第二部分202b，所述第一开孔41位于所述第二金属层203上方。

如图4所示，形成填充层50，本实施例中所述填充层采用流动性好的barc(bottomantireflectivecoating，底部抗反射涂层)，barc填满若干所述第一开孔41，再对所述第一开孔41中的所述填充层50进行蚀刻，使剩余的所述填充层50顶面高于所述第一金属层103的表面。

如图5所示，执行光刻及刻蚀工艺形成第二开孔42，采用第二道光罩，在所述第一衬底101表面形成图形化的光刻胶层二，形成位于部分第一金属层103上方和部分第二金属层203上方的光刻胶开口，以图形化的光刻胶层二为掩膜进行刻蚀，形成第二开孔42，以剩余的所述填充层50作为刻蚀停止层，使所述第二开孔42的底面与剩余的所述填充层50的顶面齐平。所述第二开孔42贯穿所述第一衬底101和部分厚度的第一介质层102，所述第二开孔42位于部分所述第一金属层103上方，所述第二开孔42与所述第一开孔41连通。并且，所述第二开孔42的横截面宽度大于所述第一开孔41的横截面宽度(本文所指横截面是指垂直于第一晶圆和第二晶圆进行剖切的截面)。

如图6所示，采用蚀刻工艺，去除所述第一开孔41中剩余的所述填充层50。

如图7所示，执行无掩膜刻蚀，去除第一开孔41底部的第二刻蚀停止层204，并去除第二开孔42底部且位于第一金属层103表面的第一介质层第一部分102a，暴露出第一开孔41下方的第二金属层203和第二开孔42下方的部分第一金属层103。本次刻蚀无需采用光罩，直接进行无掩膜刻蚀，由此可节省一道光罩的成本。需要说明的是，图7中仅仅去除掉了第一金属层103表面的第一介质层第一部分102a，但在具体实施是，也可以有一定程度的过刻蚀，第一金属层103侧面的第一介质层第一部分102a也可以被去除掉一些，这并不影响器件的性能。

如图8所示，形成互连层60，所述互连层60通过所述第一开孔41和所述第二开孔42与所述第二金属层203和第一金属层103电连接，实现两晶圆间的金属互连。

所述互连层60为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一开孔41和第二开孔42，覆盖第一衬底101表面，并进行化学机械研磨平坦化处理，去除第一衬底101的表面的互连层。

本发明实施例还提供一种半导体器件，如图2、图7和图8所示，包括：

第一晶圆10和第二晶圆20，所述第一晶圆10包括第一衬底101、形成于第一衬底101上的第一介质层102和嵌设于第一介质层102中的第一金属层103，所述第二晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202键合；

第一开孔41和第二开孔42，所述第一开孔41贯穿所述第一衬底101、第一介质层102和部分厚度的第二介质层202，所述第一开孔41位于所述第二金属层203上方，所述第二开孔42贯穿所述第一衬底101和部分厚度的第一介质层102，所述第二开孔42位于部分所述第一金属层103上方，所述第二开孔42与所述第一开孔41连通；以及，

互连层60，形成于所述第一开孔41和所述第二开孔42中，所述互连层60与所述第一金属层103和所述第二金属层203电连接。

进一步的，所述第一开孔41和所述第二开孔42垂直于所述第一晶圆10和所述第二晶圆20表面的截面的形状为倒梯形。

综上所述，本发明提供了一种半导体器件制作方法，先执行光刻及刻蚀工艺形成贯穿第一衬底、第一介质层和部分厚度的第二介质层的第一开孔，所述第一开孔位于所述第二金属层上方，再执行光刻及刻蚀工艺形成贯穿所述第一衬底和部分厚度的第一介质层的第二开孔，所述第二开孔位于部分所述第一金属层上方并与第一开孔连通，随后执行无掩膜刻蚀工艺，以暴露所述第一开孔下方的第二金属层和第二开孔下方的部分所述第一金属层，最后形成互连层，实现两晶圆间的金属互连。相比于现有技术，只需要执行两次光刻及刻蚀工艺以及一次无掩膜刻蚀工艺，只需采用两道光罩即可形成第一开孔和第二开孔并实现第一金属层和第二金属层的互连，简化了工艺，并降低了生产成本。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。