专利名称：制造具有电阻尖端的半导体探针的方法
技术领域：
本发明涉及一种制造具有电阻尖端的半导体探针的方法，尤其涉及一种制造具有电阻尖端的半导体探针的方法，其中通过掺杂工艺和热扩散工艺形成电阻区。
背景技术：
随着诸如移动通信终端和电子便携笔记本的微型产品的普及，对微型集成非易失记录媒质的需求在增加。现有的硬盘不能容易地减小尺寸，也不能高度地集成闪速存储器。因此，作为替代，已经研究了利用扫描探针的信息存储器件。
在各种扫描探针显微镜(SPM)技术中使用了探针。例如，探针用于扫描隧道显微镜(STM)，其通过探测当将电压施加到探针与样品之间时产生的电流复制信息；用于原子力显微镜(AFM)，其利用在探针与样品之间的原子力；用于磁力显微镜(MFM)，其利用来自于样品的磁场与被磁化的探针之间的相互作用力；用于扫描近场光学显微镜(SNOM)，其克服了因可见光的波长带来的分辨率极限；和用于静电力显微镜(EFM)，其利用在样品与探针之间的静电力。
为了利用此类SPM技术以高速和高密度记录和复制信息，探针必须能够探测在直径为几十个纳米的区域中存在的表面电荷，且必须制造成悬臂阵列以改善记录和复制的速度。
图1A是在韩国公开专利公告No.2001-45981中披露的具有金属氧化物半导体场效应晶体管(MOSFET)沟道结构的扫描探针显微镜的探针的透视图。图1B是图1A中“A”部分的放大图。
参考图1A，通过蚀刻半导体基板20形成的探针10从半导体基板20以悬臂形式突出。该探针10连接到位于探针10两侧的电极焊盘20a和20b。
参考图1B，在探针10的V-形尖端的倾斜表面形成源极区11和漏极区13，且在源极区11与漏极区13之间尖端的中部形成沟道区12。
由于探针10的尖端位于悬臂的末端，因此将具有半径为几十纳米的尖端的探针制造成阵列形状是困难的。在现有技术中，已经通过包括氧化工艺的几种工艺制造出具有半径为几十纳米的尖端的探针，从而在悬臂上垂直地形成尖端。
然而，在高度为几微米的尖端形成后，随后的光刻工艺的精密度严重地变差。结果，难以形成其间插置短沟道的源极区和漏极区。此外，由于在光刻工艺中导致的对准误差，因此即使通过扩散法可以实现短沟道，也难以在尖端中部的末端对准短沟道。
图2A和图2B是用于说明利用在其中形成有源极电极11和漏极电极13的MOSFET尖端复制信息的方法的示意性横截面图。
参考图2A，掺杂p-型杂质的V-形MOSFET尖端10包括在其倾斜表面形成的掺杂n-型杂质的源极区11和漏极区13。传统的MOSFET尖端10在记录媒质15的表面上方移动以响应于表面电荷17的极性探测沿着沟道12流动的电流。这样，就判定了表面电荷17的极性和强度。
图2B是MOSFET尖端10的峰部的放大图，示意性地图解了耗尽区14扩散的状态。
参考图2B，当探针的尖端10位于记录媒质15内的正表面电荷17上方时，由于正表面电荷17的电场，导致掺杂p-型杂质的沟道区12的空穴在尖端的末端耗尽。
当该电场比导致耗尽区达到其最大尺寸的电场强时，在尖端的末端形成少数载流子电子的沟道。当施加更高的电场时，由于施加到源极区11与漏极区13之间的电压，因此形成接触源极区11和漏极区13的电子沟道，且电流通过沟道流动。
换句话说，传统的MOSFET尖端只有当表面电荷产生的电场高于能够形成直达源极区和漏极区的少数载流子沟道的阈值电场值时，才起到晶体管的作用。由于不能探测到产生小于阈值电场值的电场的表面电荷，因此MOSFET探针10只能在有限的范围内工作，而且MOSFET探针10的灵敏度不高。
发明内容
本发明提供了一种制造具有电阻尖端的半导体探针的方法，该电阻尖端具有利用自对准方法提高的电场灵敏度。
根据本发明的一方面，提供了一种制造半导体探针的方法，该半导体探针包括悬臂以及形成于悬臂的端部上用第一杂质掺杂的尖端，其中在尖端的峰部形成用第二杂质轻度掺杂的电阻区，且在尖端的倾斜表面形成用第二杂质重度掺杂的第一和第二半导体电极区，第二杂质的极性与第一杂质的极性相反，该方法包括(a)在掺杂第一杂质的基板上形成条状掩模层并通过在未被掩模层覆盖的基板上重度掺杂第二杂质形成第一和第二半导体电极区，第二杂质的极性与第一杂质的极性相反；(b)通过退火基板使第一和第二半导体电极区之间的距离变窄并在第一和第二半导体电极区的外边界形成轻度掺杂第二杂质的电阻区；(c)以预定的形状构图掩模层并蚀刻未被构图后的掩模层覆盖的基板的部分顶部表面来形成电阻尖端；以及(d)蚀刻基板的底部表面来形成具有在其端部形成的电阻尖端的悬臂。
步骤(b)可以通过允许由扩散第一和第二半导体电极区而获得的电阻部分相互接触而形成尖端成形部分。
步骤(c)可以进一步包括在垂直于掩模层的方向形成条状光致抗蚀剂，以及执行蚀刻工艺使掩模层成为矩形形状。
步骤(c)可以进一步包括从基板上去除构图后的掩模层以及在氧环境下退火基板以在包括尖端的基板的表面上形成预定厚度的氧化物层；以及去除氧化物层来尖锐化电阻区的末端。
步骤(c)可以通过扩散在基板的上部分上相互接触的第一和第二半导体电极区来形成尖端形成部分。
优选地，第一杂质为p-型杂质且第二杂质为n-型杂质，或第一杂质为n-型杂质且第二杂质为p-型杂质。
图1A是传统的扫描探针显微镜的探针的透视图；图1B是图1A的“A”部分的放大图；图2A是用于说明记录媒质利用传统的MOSFET尖端探测表面电荷的方法的示意性横截面图；图2B是用于说明如何在传统的MOSFET尖端形成沟道的原理的示意性横截面图；
图3为示出根据本发明优选实施例的具有电阻尖端的半导体探针的示意性横截面图；图4是用于说明图3的探针中如何扩大耗尽区的原理示意图；图5A到5I是说明根据本发明优选实施例制造探针的方法的示意性透视图；图6A到6E为示出根据本发明优选实施例形成电阻区的步骤的模拟曲线图；图7是用于说明利用根据本发明优选实施例制造的探针复制信息的方法的示意图；以及图8是用于说明利用根据本发明优选实施例制造的探针记录信息的方法的示意图。
具体实施例方式
现将参考附图详细描述根据本发明优选实施例的制造具有电阻尖端的半导体探针的方法。在图中示出的层和区的厚度为了清晰被放大。
图3为示出根据本发明实施例制造的半导体探针的电阻尖端的示意性横截面图。
参考图3，半导体探针的尖端50包括掺杂第一杂质的本体58；在尖端的峰部形成的用第二杂质轻度掺杂的电阻区56；在探针的倾斜表面形成的用第二杂质重度掺杂的第一和第二半导体电极区52和54，电阻区56插置在它们之间。第一杂质为p-型杂质且第二杂质为n-型杂质。做为选择，第一杂质为n-型杂质且第二杂质为p-型杂质。
记录媒质的表面电荷57的数量差异导致电场的强度差异。电场的强度差异导致电阻区56的电阻值的差异。可以根据电阻值的变化探测表面电荷的极性和强度。
图4为示出在根据本发明的电阻尖端中耗尽区的扩大的示意性横截面图。
在如图2B中所示的传统的场效应晶体管(FET)尖端10中，当耗尽区达到它的最大尺寸时，就会在尖端的末端形成少数载流子电子的沟道。当形成的电子沟道与源极区11和漏极区13接触时，电流在源极区11与漏极区13之间流动。因而，表面电荷的极性可以基于电流的强度判定。然而，在图4中所示的电阻尖端50中，虽然耗尽区68没有延伸到第一半导体电极区52和第二半导体电极区54，但是由于耗尽区68充当非导体而缩小了电阻区56的体积。结果，电阻区56的电阻值改变了，因而可以探测表面电荷57的极性和强度。由于用于感测表面电荷的阈值电场降低了，因此图4所示的半导体探针在灵敏度方面比传统的FET尖端优越。
参考图4，由于负表面电荷57产生的电场，在电阻区56中形成的耗尽区68逐渐向第一半导体电极区52和第二半导体电极区54延伸。
图5A到5I是依次说明根据本发明优选实施例制造半导体探针的方法的透视图。
首先，在掺杂第一杂质的硅基板31或绝缘体上硅(SOI)基板的表面上形成诸如硅氧化物层或硅氮化物层的掩模层33。然后在掩模层33的表面上沉积光致抗蚀剂35，并在光致抗蚀剂35的上方设置条状掩模38(参考图5A)。
接下来，如图5B所示，通过光刻和蚀刻工艺在基板31上形成条状掩模层33a，然后在除了掩模层33a之外的部分重度掺杂第二杂质以形成第一和第二半导体电极区32和34。由于第一和第二半导体电极区32和34的电阻率低，因此它们可以充当导体。接下来，通过对基板31执行退火工艺使第一和第二半导体电极区32和34之间的距离小于掩模层33a的宽度。如图5C所示，当用第二杂质重度掺杂的第一和第二半导体电极区32和34扩展时，第二杂质向相邻于32和34区的部分扩散以形成掺杂低浓度杂质的区域，即，电阻区36。在掩模层33a下的电阻区36互相接触以形成电阻尖端的尖端形成部分，其将在下文描述。可以由热氧化工艺实现电阻区36之间的接触，其将在下文描述。
然后，如图5D所示，在基板31上沉积另一光致抗蚀剂37来覆盖掩模层33a，且然后在光致抗蚀剂37上面垂直于掩模层33a的方向上设置条状光掩模38。然后，如图5E所示，通过曝光、显影和蚀刻工艺形成具有与光掩模38相同形状的光致抗蚀剂层37a。
接下来，如图5F所示，蚀刻没有被条状光致抗蚀剂层37a覆盖的部分掩模层33a来形成矩形掩模层33b。
接下来，如图5G所示，去除光致抗蚀剂层37a，使用矩形掩模层33b作为掩模蚀刻基板31以将第一和第二半导体电极区32和34置于尖端30的倾斜表面处(参考图5I)，且在尖端30的峰部对准电阻区36(参考图5H)。
在去除掩模层33b之后，在氧环境下加热基板以在基板上形成预定厚度的硅氧化物层(未显示)。当去除氧化物层时，电阻区的末端变尖锐。通过这一热氧化工艺，可以使分开的电阻区36彼此接触。
然后，蚀刻基板31的底部表面以形成具有固定在其末端上的电阻尖端的悬臂41。通过将第一和第二半导体电极区32和34连接到基板31上的电极焊盘39来制得如图5I所示的半导体探针。电极焊盘39被绝缘层43绝缘。
在根据本发明优选实施例的制造半导体探针的方法中，在制造尖端30之前执行离子注入工艺来形成第一和第二半导体电极区32和34，从而可以执行精细的光刻工艺，且通过热扩散工艺可以容易地形成电阻区36。
图6A到6E为示出根据本发明优选实施例的形成电阻区的步骤的计算机模拟曲线图。在图6A到6E中，为和图5A到5I基本相同的元件赋予了相同的参考标号。
首先，参考图6A，当向用浓度为1015的p-型杂质掺杂的硅基板31上的掩模层33之外的部分离子注入n-型杂质时，从基板31的外表面到基板31的内部的部分依次掺杂从1021到1015的杂质。由于用第二杂质重度掺杂的第一和第二半导体电极区32和34具有非常低的电阻率，因此它们充当导体。
然后，如图6B所示，通过退火工艺将第一和第二半导体电极区32和34之间的距离变得比掩模33的宽度小，且由于杂质的进一步扩散使得以浓度为1021掺杂杂质的部分扩展。同样，第二杂质扩散到相邻于用高浓度杂质掺杂的第一和第二半导体电极区32和34的部分来形成用低浓度杂质掺杂的区域，即，电阻区36。
接下来，利用已构图的矩形掩模层33b作为掩模蚀刻基板31以形成如图6C所示的尖端形状。
去除矩形掩模层33b后在氧环境下加热基板31，在尖端的表面上形成硅氧化物层，以使如图6D中描述的尖端尖锐化。互相分开的电阻区36彼此接触，从而形成电阻区的端部。
然后，去除氧化物层，从而形成如图6E所示的尖锐的尖端。
下面将参考
利用通过根据本发明优选实施例的探针制造方法制造的探针记录和复制信息的方法。
图7是用于说明利用具有用p-型杂质掺杂的电阻区的探针探测正表面电荷的信息复制方法的示意图。
参考图7，在第一和第二半导体电极区52和54用高浓度p-型杂质掺杂且电阻区56用低浓度p-型杂质掺杂的情况下，当尖端置于正表面电荷57上方时，由于电荷57产生的电场，因此在尖端末端的电阻区56中形成耗尽区。
由于耗尽区起到非导电区的作用，因此减小了电阻区56的范围，从而增加了电阻值。当电源51和电流表A连接到第一和第二半导体电极区52和54时，，就能够探测到由电阻区56的电阻值变化而引起的电流变化。结果，通过电阻尖端50可以探测到正表面电荷57。当尖端置于负表面电荷上方时，不会形成耗尽区，因而电阻值几乎不变或变化很小。结果，可以识别出表面电荷的极性。负电荷可以定义为二进制0，正电荷可以定义为二进制1，反之亦然。
利用具有用低浓度n-型杂质掺杂的电阻区56的尖端50探测正表面电荷复制信息的方法类似于图7中说明的，因而省略其详细说明。
图8为示出利用具有电阻尖端的半导体探针在记录媒质53上记录信息的方法的示意图。
参考图8，为了在记录媒质53上记录信息，将同样的电压施加到尖端50的第一和第二半导体电极区52和54以及本体部分58中，支撑介质层59的底部电极55接地，以在尖端50的峰部与记录媒质53的底部电极55之间形成电场。在这里，即使将相同的电压施加到第一和第二半导体电极区52和54，也可以在尖端50与底部电极55之间形成电场以在记录媒质53上记录信息。
在形成电场之后，产生记录媒质53中铁电体的介质极化57，从而可以形成表面电荷或改变现存表面电荷的极性。正电荷可以定义为二进制0，负电荷可以定义为二进制1，反之亦然。
尽管已经参考本发明的优选实施例对本发明进行了特别的显示和说明，但是应当理解的是，本领域的普通技术人员可以在不背离权利要求定义的本发明的精神和范围的情况下，对其中的实施例做出各种形式和细节上的变化。
如上所述，根据制造本发明的具有电阻尖端的半导体探针的方法，可以通过自对准方法在尖端的峰部中心形成存在于半导体电极区之间的电阻区，且可以通过热扩散工艺形成用第二杂质轻度掺杂的电阻区，从而简化了半导体探针制造工艺。根据这个制造方法，可以在悬臂的末端上垂直设置的尖端处实现较小宽度的电阻区。因此，易于利用扫描探针显微镜技术制造纳米尺度装置来探测在记录媒质上的小区域中存在的少量正表面电荷。
此外，当将以上述方式制造的探针应用到紧凑、大容量的利用扫描探针显微镜技术的信息存储器件时，可以探测在小区域中存在的电荷以记录和复制信息。
权利要求
1.一种制造半导体探针的方法，该半导体探针包括悬臂和在所述悬臂的端部上形成的掺杂第一杂质的尖端，其中在所述尖端的峰部形成用第二杂质轻度掺杂的电阻区，在所述尖端的倾斜表面形成用所述第二杂质重度掺杂的第一和第二半导体电极区，所述第二杂质的极性与所述第一杂质的极性相反，所述方法包括(a)在掺杂第一杂质的基板上形成条状掩模层以及通过在未被所述掩模层覆盖的基板上重度掺杂第二杂质形成第一和第二半导体电极区，所述第二杂质的极性与所述第一杂质的极性相反；(b)退火所述基板使所述第一和第二半导体电极区之间的距离变窄并在所述第一和第二半导体电极区的外边界形成用所述第二杂质轻度掺杂的电阻区；(c)以预定的形状构图所述掩模层以及蚀刻未被所述构图后的掩模层覆盖的所述基板的部分顶部表面来形成电阻尖端；以及(d)蚀刻所述基板的底部表面来形成具有在其端部形成的所述电阻尖端的悬臂。
2.如权利要求1所述的方法，其中步骤(b)通过允许由扩散所述第一和第二半导体电极区获得的所述电阻区相互接触而形成尖端形成部分。
3.如权利要求1所述的方法，其中步骤(c)进一步包括在垂直于所述掩模层的方向形成条状光致抗蚀剂，以及执行蚀刻工艺将所述掩模层变成矩形形状。
4.如权利要求1所述的方法，其中步骤(c)进一步包括从所述基板上去除构图后的掩模层以及在氧环境下退火所述基板以在所述基板的表面上形成预定厚度的氧化物层；以及去除所述氧化物层以尖锐化所述电阻区的末端。
5.如权利要求4所述的方法，其中步骤(c)通过扩散在所述基板的上部分上相互接触的所述第一和第二半导体电极区形成尖端形成部分。
6.如权利要求1所述的方法，其中所述第一杂质为p-型杂质，且所述第二杂质为n-型杂质。
7.如权利要求1所述的方法，其中所述第一杂质为n-型杂质，且所述第二杂质为p-型杂质。
全文摘要
提供了一种制造具有电阻尖端的半导体探针的方法。该方法包括在掺杂第一杂质的基板上形成掩模层以及在未被掩模层覆盖的基板上形成用第二杂质重度掺杂的第一和第二半导体电极区，退火第一和第二半导体电极区，将第一和第二半导体电极区的第二参杂剂扩散到彼此面对的部分以在第一和第二半导体电极区的外边界形成用第二杂质轻度掺杂的电阻区，以预定的形状构图掩模层并蚀刻未被构图后的掩模层覆盖的基板的部分顶部表面来形成电阻尖端。
文档编号H01L21/66GK1765011SQ200380110246
公开日2006年4月26日 申请日期2003年11月11日 优先权日2003年4月10日
发明者朴弘植, 丁柱焕, 洪承范 申请人:三星电子株式会社