具有微探针的半导体装置及其制法
【专利摘要】一种具有微探针的半导体装置及其制法，该半导体装置包括：基板，其具有相对的第一表面与第二表面；第一线路层，其形成于该基板的第一表面上；第一介电层，其形成于该基板的第一表面与该第一线路层上，并具有外露该第一线路层的第一开孔；第二线路层，其形成于该第一介电层上与该第一开孔中；绝缘缓冲层，其形成于该第一介电层与该第二线路层上，且具有至少一外露该第二线路层的绝缘缓冲层开孔；第三线路层，其形成于该绝缘缓冲层上与该绝缘缓冲层开孔中；第二介电层，其形成于该绝缘缓冲层与该第三线路层上，且具有至少一外露该第三线路层的第二开孔；以及微探针，设于该第二介电层的第二开孔中。本发明可有效缓冲微探针所受外力并避免弹性疲劳。
【专利说明】具有微探针的半导体装置及其制法
【技术领域】
[0001]本发明关于一种半导体装置及其制法，更详言之，本发明为一种具有耐弹性疲劳微探针的半导体装置及其制法。
【背景技术】
[0002]现今，随着科技发展的进步，电子产品的业者纷纷开发出各种不同型态的用以测试电子产品的测试探针卡。传统探针卡的制法因探针尺寸备受限制且制作成本较高，所以在制作探针的过程中需克服许多瓶颈。而目前半导体芯片的尺寸趋势趋于微小化且该半导体芯片输出接点愈来愈多，又测试探针结构皆由一根根细小探针布线而成，因此，须不断的改进与克服探针结构的工艺技术，以与微小化的半导体芯片配合，并克服传统探针结构于操作时易产生疲劳与探针尺寸受限的问题，以符合现代科技产品的趋势。
[0003]第8001685B2号美国专利揭露一种探针卡的制法，请参阅第IA至IK图，为现有探针卡的制法的剖面示意图。
[0004]如图1A至图1C所示，提供一多层陶瓷板10，并于该多层陶瓷板10的顶面形成第一导电层12,而于该第一导电层12上形成第一阻层14,且先于该第一导电层12上移除部份该第一阻层14，并外露部分该第一导电层12，再将外露的部份该第一导电层12移除，接着再移除该第一阻层14，上述工艺定义为步骤I。
[0005]如图1A’至图1C’所示，提供一半导体芯片10’，且于该半导体芯片10’的顶面形成光阻层12’，再图案化该光阻层12’以于该半导体芯片10’的顶面形成多个开口 121’，接着，利用高分子弹性体14’将各该开口 121’填满，上述工艺定义为步骤2。
[0006]如图1D所示，将步骤2的图1C’的结构的该高分子弹性体14’转贴在步骤I的图1C的结构上，使得该高分子弹性体14’设于该多层陶瓷板10的顶面，且该高分子弹性体14’具有外露该多层陶瓷板10的顶面的第一导电层12的第一开孔122。
[0007]如图1E所不,于该第一导电层12上形成第一金属层15,且该第一金属层15的底层为镇层151，而顶层为金层152。
[0008]如图1F所示，于该高分子弹性体14’与该金层152上形成第二导电层16，且于该第二导电层16上设有第二阻层141。
[0009]如图1G所示，图案化该第二阻层141以形成外露部分该第二导电层16的开孔，再于该第二导电层16上形成第二金属层18。
[0010]如图1H所示，于该第二阻层141与该第二金属层18上设有第三阻层142，并图案化该第三阻层142以形成外露该第二金属层18的开口，接着，于该第二金属层18上形成第三金属层181。
[0011]如图1I所示，于该第三阻层142与该第三金属层181上设有第四阻层143，并图案化该第四阻层143以形成外露该第三金属层181的开口，接着，于该第三金属层181上形成第四金属层182。
[0012]如图1J所示，于该第四阻层143与该第四金属层182上设有第五阻层144，并图案化该第四阻层143以形成外露该第四金属层182的开口，接着，于该第四金属层182上形成探针凸块183。
[0013]如图1K所示，将该第二阻层141、第三阻层142、第四阻层143及第五阻层144移除，而完成探针卡。
[0014]不过，前述现有的探针卡的制法需要步骤I的结构转贴至步骤2的结构，同时使用半导体芯片工艺及多层陶瓷板工艺，造成整体工艺较复杂、良率较差及制作时间拉长，导致成本提高等问题，况且，现有的探针卡因结构细小且探针基底部分悬浮而没有缓冲层保护，故于操作移动时易产生弹性疲劳或损伤等缺失。
[0015]因此，如何克服现有技术的种种问题，实为一重要课题。
【发明内容】
[0016]为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种具有微探针的半导体装置及其制法，可有效缓冲微探针所受外力并避免弹性疲劳。
[0017]本发明的具有微探针的半导体装置包括:基板，具有相对的第一表面与第二表面；第一线路层，形成于该基板的第一表面上；第一介电层，形成于该基板的第一表面与该第一线路层上，并具有外露该第一线路层的第一开孔；第二线路层，形成于该第一介电层上与该第一开孔中；绝缘缓冲层，形成于该第一介电层与该第二线路层上，且具有至少一外露该第二线路层的绝缘缓冲层开孔；第三线路层，形成于该绝缘缓冲层上与该绝缘缓冲层开孔中；第二介电层，形成于该绝缘缓冲层与该第三线路层上，且具有至少一外露该第三线路层的第二开孔；以及微探针，设于该第二介电层的第二开孔中，且突出于该第二介电层。
[0018]本发明又提供一种具有微探针的半导体装置的制法，包括:于一具有相对的第一表面和第二表面的基板的第一表面上形成第一线路层；于该基板的第一表面与该第一线路层上形成第一介电层，该第一介电层并具有外露该第一线路层的第一开孔；形成第二线路层于该第一介电层上与该第一开孔中；于该第一介电层与该第二线路层上形成一绝缘缓冲层，该绝缘缓冲层并具有至少一外露该第二线路层的绝缘缓冲层开孔；形成第三线路层于该绝缘缓冲层上与该绝缘缓冲层开孔中；于该绝缘缓冲层与该第三线路层上形成第二介电层，该第二介电层并具有至少一外露该第三线路层的第二开孔；以及于该第二介电层的第二开孔中形成微探针，且该微探针突出于该第二介电层。
[0019]前述的具有微探针的半导体装置的制法中，该第一线路层、该第二线路层与该第三线路层及该微探针是借由电镀方式形成。
[0020]前述的具有微探针的半导体装置的制法中，该绝缘缓冲层开孔的位置未对应该第一开孔的位置，而该第二开孔的位置未对应该绝缘缓冲层开孔，又该第一开孔的位置是对应该第二开孔的位置。
[0021]前述的具有微探针的半导体装置的制法中，该绝缘缓冲层具有二个该绝缘缓冲层开孔，且二该绝缘缓冲层开孔是借由该第三线路层连接，该微探针电性连接该第三线路层。
[0022]前述的具有微探针的半导体装置的制法中，还包括于该第二开孔中形成有第四线路层，且该微探针电性连接该第四线路层。
[0023]前述的具有微探针的半导体装置的制法中，该绝缘缓冲层的材质为BCB(苯并环丁烯，Benzocyclo-buthene)、聚酸亚胺(PI)或聚苯并恶唑(polybenzoxazole, ΡΒ0)。[0024]前述的具有微探针的半导体装置的制法中，该微探针的材质为钨(W)、铼(Re)、铍(Be)、钯(Pd)、钛钨合金(TiW)、铼钨合金(ReW)或铍铜合金(BeCu)。
[0025]依上所述，本发明利用具有微探针的半导体装置具有三段式的弓型基底结构及绝缘缓冲层以降低微探针结构于操作移动时易受弹性疲劳或损伤的问题，本发明更可制作出高密度(例如各微探针的间距小于40微米)与微小化的微探针结构，以扩大测试面积，增加测试接点针数(大于10000微探针数)。
【专利附图】
【附图说明】
[0026]图1A至图1K用于显示现有微探针卡的制法的剖面示意图，而图1A至图1C用于显示现有微探针卡的步骤I制法的剖面示意图，图1A’至图1C’用于显示现有微探针卡的步骤2制法的剖面示意图。
[0027]图2A至图2U为本发明的具有微探针的半导体装置及其制法的第一实施例的剖面示意图。
[0028]图3为本发明的具有微探针的半导体装置及其制法的第二实施例的剖面示意图。
[0029]图4为本发明的具有微探针的半导体装置及其制法的第三实施例的剖面示意图。
[0030]图5为本发明的具有微探针的半导体装置及其制法的第四实施例的剖面示意图。
[0031]主要组件符号说明
[0032]10多层陶瓷板
[0033]10’半导体芯`片
[0034]12,214 第一导电层
[0035]122,212 第一开孔
[0036]12’光阻层
[0037]121，开口
[0038]14、202 第一阻层
[0039]141、23 第二阻层
[0040]142,26 第三阻层
[0041]143、29 第四阻层
[0042]144、31第五阻层
[0043]14’高分子弹性体
[0044]15第一金属层
[0045]151镍层
[0046]152金层
[0047]16,244 第二导电层
[0048]18第二金属层
[0049]181第三金属层
[0050]182第四金属层
[0051]183探针凸块
[0052]20基材
[0053]20a第一表面[0054]20b第二表面
[0055]201第一金属层
[0056]201’第一线路层
[0057]2020第一阻层开孔
[0058]203导电通孔
[0059]204高分子材料层
[0060]205第三开孔
[0061]206焊接凸块
[0062]21第一介电层
[0063]22第二金属层
[0064]22’第二线路层
[0065]24绝缘缓冲层
[0066]242绝缘缓冲层开孔
[0067]25第三金属层
[0068]25’第三线路层
[0069]27第二介电层
[0070]272第二开孔
[0071]274第三导电层
[0072]28第四金属层
[0073]28’第四线路层
[0074]30微探针
[0075]32焊线。
【具体实施方式】
[0076]以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0077]须知， 本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”、“一”及“二”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0078]第一实施例
[0079]以下将配合图2A至图2U以详细说明本发明的具有微探针的半导体装置及其制法的第一实施例的剖面示意图。
[0080]如图2A所示，提供一具有相对的第一表面20a与第二表面20b的基板20，于该第一表面20a上形成第一金属层201。
[0081]还请参阅图2B，其延续自图2A，于该第一金属层201上形成第一阻层202，该第一阻层202具有外露部分该第一金属层201的第一阻层开孔2020。
[0082]如图2C所示，其接续自图2B的工艺，移除该第一阻层开孔2020中的第一金属层201，以构成第一线路层201’，并移除该第一阻层202。
[0083]如图2D所示，其接续自图2C的工艺，于该基板20的第一表面20a与该第一线路层201’上形成第一介电层21,而该第一介电层21并具有外露该第一线路层201’的第一开孔 212。
[0084]如图2E所示，其接续自图2D的工艺，于该第一介电层21上与该第一线路层201’上以例如溅镀铜/镍/金的方式形成第一导电层214。
[0085]如图2F所示，其接续自图2E的工艺，于该第一导电层214上以例如铜电镀或铝电镀的方式形成第二金属层22。
[0086]如图2G所示，其接续自图2F的工艺，于该第二金属层22上形成外露部分该第二金属层22的第二阻层23。
[0087]如图2H所示，其接续自图2G的工艺，移除未被该第二阻层23所覆盖的该第二金属层22与第一导电层214，以构成电性连接该第一线路层201’的第二线路层22’，再移除该第二阻层23。
[0088]如图21所示，其接续自图2H的工艺，于该第一介电层21与该第二线路层22’上形成一绝缘缓冲层24，该绝缘缓冲层24并具有至少一外露该第二线路层22’上的绝缘缓冲层开孔242，其中，该绝缘缓冲层开孔242的位置未对应该第一开孔212的位置，且该绝缘缓冲层24的材质为BCB (苯并环丁烯,Benzocyclo-buthene)、聚酰亚胺(PI)或聚苯并恶唑(polybenzoxazole, ΡΒ0)ο
[0089]如图2J所示，其接续自图21的工艺，于该绝缘缓冲层24与该第二线路层22’上以例如溅镀铜/镍/金的方式形成第二导电层244。
[0090]如图2K所示，其接续自图2J的工艺，于该第二导电层244上以电镀方式形成第三金属层25。
[0091]如图2L所示，其接续自图2K的工艺，于该第三金属层25上形成外露部分该第三金属层25的第三阻层26。
[0092]如图2M所示，其接续自图2L的工艺，移除未被该第三阻层26所覆盖的部份该第三金属层25与第二导电层244，以构成电性连接该第二线路层22’的第三线路层25’，并外露部分该绝缘缓冲层24，再移除该第三阻层26。
[0093]如图2N所示，其接续自图2M的工艺，于该绝缘缓冲层24与该第三线路层25’上形成第二介电层27，该第二介电层27并具有至少一外露该第三线路层25’的第二开孔272，其中，该第二开孔272的位置是对应该第一开孔212的位置，而该第二开孔272的位置未对应该绝缘缓冲层开孔242。
[0094]如图20所示，其接续自图2N的工艺，于该第二介电层27上与该第三线路层25’上以例如溅镀铜/镍/金的方式形成第三导电层274。
[0095]如图2P所示，其接续自图20的工艺，于该第三导电层274上以电镀方式形成第四金属层28。
[0096]如图2Q所示，其接续自图2P的工艺，于该第四金属层28上形成第四阻层29，并外露该第二开孔272中的第四金属层28。[0097]如图2R所示，其接续自图2Q的工艺，于该第四金属层28上以电镀方式形成微探针30，而该微探针30的材质为钨(W)、铼(Re)、铍(Be)、钯(Pd)、钛钨合金(TiW)、铼钨合金(Reff)或铍铜合金(BeCu )。
[0098]如图2S所示，其接续自图2R的工艺，移除该第四阻层29。
[0099]如图2T所示，其接续自图2S的工艺，于该微探针30上形成该第五阻层31。
[0100]如图2U所示，其接续自图2T的工艺，移除未被该第五阻层31所覆盖的第四金属层28与第三导电层274，以构成第四线路层28’，并移除该第五阻层31，使得该微探针30外露；又，该第四线路层28’形成于该第二开孔272中，且该微探针30电性连接该第四线路层28，。
[0101]第二实施例
[0102]请参阅图3，其为本发明的具有微探针的半导体装置的第二实施例的剖面示意图。本实施例与上述实施例的差异在于:部分该第一线路层201’沿该微探针的半导体装置侧部(未图标)向外延伸，可于外露于大气的该第一线路层201’上电性连接焊线32，以供对外的电性连接。至于其它相关工艺均类似，故不再赘述。
[0103]第三实施例
[0104]请参阅图4，其为本发明的具有微探针的半导体装置的第三实施例的剖面示意图。本实施例与第一实施例的差异在于:该基板20还具有贯穿该第一表面20a与第二表面20b且电性连接该第一线路层201’的导电通孔203，并于该基板20的第二表面20b上以聚酰亚胺(PI)材质形成高分子材料层204，且该高分子材料层204具有对应外露该导电通孔203的第三开孔205，而于该导电通孔203上设置焊接凸块206以与外界电性连接。至于其它相关工艺均类似，故不再赘述。
[0105]第四实施例
[0106]请参阅图5，其为本发明的具有微探针的半导体装置的第四实施例的剖面示意图。本实施例与第一实施例的差异在于:该绝缘缓冲层24中具有二个该绝缘缓冲层开孔242，该第三线路层25’连接二该绝缘缓冲层开孔242，而该微探针30电性连接该第三线路层25’，又至少一该第二开孔262位于二该绝缘缓冲层开孔242之间，此外，二该绝缘缓冲层开孔242是相对于该第二开孔272地非对称设置，或者，二该绝缘缓冲层开孔242是相对于该第二开孔262地对称设置(对称于微探针30，未图标此情况)。至于其它相关工艺均类似，故不再赘述。
[0107]本发明还提供一种具有微探针的半导体装置，包括:基板20、第一线路层201’、第一介电层21、第二线路层22’、绝缘缓冲层24、第三线路层25’、第二介电层27以及微探针30。
[0108]该基板20具有相对第一表面20a与第二表面20b,于该基板20的第一表面20a上形成有该第一线路层201’，而该基板20的第一表面20a与该第一线路层201’上形成有第一介电层21,该第一介电层21并具有外露该第一线路层201’的第一开孔212。
[0109]该第二线路层22’形成于该第一介电层21上与该第一开孔212中，又于该第一介电层21与该第二线路层22’上以BCB (苯并环丁烯,Benzocyclo-buthene)、聚酰亚胺(PI)或聚苯并恶唑(polybenzoxazole, ΡΒ0)材质形成有该绝缘缓冲层24,且该绝缘缓冲层24具有至少一外露该第二线路层22’的绝缘缓冲层开孔242。[0110]该第三线路层25’形成于该绝缘缓冲层24上与该绝缘缓冲层开孔242中，并于该绝缘缓冲层24与该第三线路层25’上形成有该第二介电层27，且该第二介电层27具有至少一外露该第三线路层25’的第二开孔272，而该第二开孔272的位置未对应该绝缘缓冲层开孔242，以及于该第二介电层27的第二开孔272中形成材质例如为钨(W)、铼(Re)、铍(Be)、钯(Pd)、钛钨合金(TiW)、铼钨合金(ReW)或铍铜合金(BeCu)的该微探针30，且该微探针30突出于该第二介电层27。
[0111]根据前述的具有微探针的半导体装置，该绝缘缓冲层开孔242的位置未对应该第一开孔212的位置，又该第二开孔272的位置未对应该绝缘缓冲层开孔242，但该第一开孔212的位置是对应该第二开孔272的位置。
[0112]于本发明的具有微探针的半导体装置中，部分该第一线路层201’外露于大气，以供对外的电性连接，该基板20还具有贯穿该第一表面20a与第二表面20b且电性连接该第一线路层201’的导电通孔203。
[0113]依前所述的半导体装置，该绝缘缓冲层开孔242具有二个该绝缘缓冲层开孔242，且二该绝缘缓冲层开孔242是借由该第三线路层25’连接，而该微探针30电性连接该第三线路层25’，而至少一该第二开孔272位于二该绝缘缓冲层开孔242之间，二该绝缘缓冲层开孔242是相对于一该第二开孔272地非对称或对称设置。上述实施例，该第一金属层201、第二金属层22、第三金属层25及第四金属层28的材料为铜或招,该第一介电层21及该第二介电层27的材料为BCB (苯并环丁烯，BenzocycloBu-thene)、聚酰亚胺(PI)或聚苯恶(Polybenzoxazole, ΡΒ0),该基材20的材料为娃(silicon)、绝缘层娃(silicon oninsulator, SOI)、砷化镓(GaAs)、玻璃(glass)、锗(Ge)、娃锗(SiGe)或碳化娃(SiC)。
[0114]综上所述，本发明的具有微探针的半导体装置具有三段式的弓型基底结构，并以材质例如为BCB (苯并环丁烯，Benzocyclo-buthene)、聚酰亚胺(PI)或聚苯并恶唑(polybenzoxazole, ΡΒ0)的绝缘缓冲层做为缓冲及包覆弓型基底以提供较佳弹力，故可减少微探针操作移动时易受损伤、及弹性疲劳的问题，且本发明的微探针又具有细微间距(小于40微米)与庞大数量(大于10000微探针数);此外，如图5的三段式双弓型缓冲结构更进一步提供较佳的弹力；又该微探针表面的材质可为耐磨的钛钨合金(TiW)、铼钨合金(ReW)或铍铜合金(BeCu)，以增加微探针的使用寿命；此外，本发明的具有微探针的半导体装置的构造简单，而易于制作，没有现有探针制作的缺点:卽同时需使用半导体芯片工艺及多层陶瓷板工艺，造成整体工艺较复杂、良率较差及制作时间拉长，导致成本提高等问题。
[0115]上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，亦非用于限制本发明。因此本发明的权利保护范围应如权利要求书所列。
【权利要求】
1.一种具有微探针的半导体装置的制法，包括: 于一具有相对的第一表面和第二表面的基板的第一表面上形成第一线路层； 于该基板的第一表面与该第一线路层上形成第一介电层，该第一介电层并具有外露该第一线路层的第一开孔； 形成第二线路层于该第一介电层上与该第一开孔中； 于该第一介电层与该第二线路层上形成一绝缘缓冲层，该绝缘缓冲层并具有至少一外露该第二线路层的绝缘缓冲层开孔； 形成第三线路层于该绝缘缓冲层上与该绝缘缓冲层开孔中； 于该绝缘缓冲层与该第三线路层上形成第二介电层，该第二介电层并具有外露该第三线路层的至少一第二开孔；以及 于该第二介电层的第二开孔中形成微探针，且该微探针突出于该第二介电层。
2.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该第一线路层、该第二线路层或该第三线路层是借由电镀方式形成。
3.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该微探针是借由电镀方式形成。
4.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该绝缘缓冲层开孔的位置未对应该第一开孔的位置。
5.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该第二开孔的位置未对应该绝缘缓冲层开孔。
6.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该第一开孔的位置对应该第二开孔的位置。
7.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，部分该第一线路层沿该微探针的半导体装置侧部向外延伸，以供对外的电性连接。
8.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该基板还具有贯穿该第一表面与第二表面且电性连接该第一线路层的导电通孔。
9.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该绝缘缓冲层的材质为BCB、聚酰亚胺或聚苯并恶唑。
10.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该微探针的材质为钛钨合金、铼钨合金或铍铜合金。
11.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该微探针的材质为鹤、铼、铍或钮。
12.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该制法还包括于该第二开孔中形成有第四线路层，且该微探针电性连接该第四线路层。
13.根据权利要求1所述的具有微探针的半导体装置的制法，其特征在于，该绝缘缓冲层具有二个该绝缘缓冲层开孔，且二该绝缘缓冲层开孔是借由该第三线路层连接，而该微探针电性连接该第三线路层。
14.一种具有微探针的半导体装置，包括: 基板，具有相对的第一表面与第二表面； 第一线路层，形成于该基板的第一表面上；第一介电层，形成于该基板的第一表面与该第一线路层上，并具有外露该第一线路层的第一开孔； 第二线路层，形成于该第一介电层上与该第一开孔中； 绝缘缓冲层，形成于该第一介电层与该第二线路层上，且具有至少一外露该第二线路层的绝缘缓冲层开孔； 第三线路层，形成于该绝缘缓冲层上与该绝缘缓冲层开孔中； 第二介电层，形成于该绝缘缓冲层与该第三线路层上，且具有至少一外露该第三线路层的第二开孔；以及 微探针，设于该第二介电层的第二开孔中，且突出于该第二介电层。
15.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该绝缘缓冲层开孔的位置未对应该第一开孔的位置。
16.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该第二开孔的位置未对应该绝缘缓冲层开孔。
17.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该第一开孔的位置是对应该第二开孔的位置。
18.根据权利要求14所述的具有微探针的半导体装置，其特征在于，部分该第一线路层外露于大气，以供对外的电性连接。
19.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该基板还具有贯穿该第一表面与第二表面且电性连接该第一线路层的导电通孔。
20.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该绝缘缓冲层的材质为BCB、聚酰亚胺或聚苯并恶唑。
21.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该微探针的材质为钛鹤合金、铼鹤合金或铍铜合金。
22.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该微探针的材质为鹤、铼、铍或钮。
23.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该绝缘缓冲层具有二个该绝缘缓冲层开孔，且二该绝缘缓冲层开孔是借由该第三线路层连接，而该微探针电性连接该第三线路层。
24.根据权利要求14所述的具有微探针的半导体装置，其特征在于，该半导体装置还包括于该第二开孔中形成有第四线路层，且该微探针电性连接该第四线路层。
【文档编号】G01R3/00GK103675376SQ201210394101
【公开日】2014年3月26日 申请日期:2012年10月16日 优先权日:2012年9月19日
【发明者】程吕义, 邱启新, 邱世冠 申请人:矽品精密工业股份有限公司