形成图像传感器的方法及图像传感器与流程

本公开涉及半导体技术领域，具体来说，涉及一种形成图像传感器的方法及图像传感器。

背景技术：

cmos图像传感器的光电二极管、晶体管等器件的周围通常会形成浅沟槽隔离(sti)结构。

因此，存在对新技术的需求。

技术实现要素：

本公开的目的之一是提供一种新的图像传感器及形成图像传感器的方法。

根据本公开的第一方面，提供了一种形成图像传感器的方法，包括：在半导体衬底中的浅沟槽中形成覆盖所述浅沟槽的壁的第一电介质材料层；在所述浅沟槽中形成覆盖所述第一电介质材料层的掺杂层，所述掺杂层具有p型掺杂剂，并且所述掺杂层中的p型掺杂剂的浓度高于所述浅沟槽周围的所述半导体衬底的部分中的p型掺杂剂的浓度，其中，所述掺杂层不填满所述浅沟槽；以及使得所述掺杂层中的所述p型掺杂剂透过所述第一电介质材料层向所述半导体衬底中扩散，从而在所述半导体衬底中的所述浅沟槽的周围形成覆盖所述浅沟槽的壁的p型扩散区。

根据本公开的第二方面，提供了一种图像传感器，包括：浅沟槽隔离结构，所述浅沟槽隔离结构形成在半导体衬底中；以及扩散区，所述扩散区位于所述半导体衬底中的所述浅沟槽隔离结构的周围并覆盖所述浅沟槽隔离结构的壁，其中，所述扩散区具有p型掺杂剂，并且所述扩散区中的p型掺杂剂的浓度高于位于所述扩散区周围的所述半导体衬底的部分中的p型掺杂剂的浓度。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1至5是分别示意性地示出了在根据本公开一个或多个示例性实施例来形成图像传感器的方法示例的一些步骤处的图像传感器的截面的示意图。

图6和7是分别示意性地示出了在根据本公开一个或多个示例性实施例来形成图像传感器的方法示例的一些步骤处的图像传感器的截面的示意图。

图8是示意性地示出根据本公开的一个或多个示例性实施例的图像传感器的结构的示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

为简便起见，本文中描述方位时，例如顶、底、上、下、侧等，以附图所示的方向为参考进行描述。例如，当提及半导体衬底的底面时，是指以附图所示的方向的半导体衬底的底面，其可以是用于接受光照射的表面也可以不是；类似地，当提及半导体衬底的顶面时，是指以附图所示的方向的半导体衬底的顶面，其可以是用于接受光照射的表面也可以不是。

在cmos图像传感器的半导体衬底中，通常排布有多个像素单元，每个像素单元包括光电二极管和用于该光电二极管的至少一个晶体管等多个器件。在相邻的器件之间，通常存在浅沟槽隔离结构，以防止器件之间的干扰。本公开的发明人通过研究现有技术发现，这些浅沟槽隔离结构的一些缺陷，例如在形成浅沟槽的刻蚀处理中产生的刻蚀界面缺陷，易导致暗电流的产生。

因此，在本公开的第一方面，提供了一种形成图像传感器的方法，能够减轻或消除浅沟槽的刻蚀界面缺陷引起的暗电流。

下面结合图1至5描述根据本公开的一个或多个示例性实施例的形成图像传感器的方法。

如图1所示，从半导体衬底10的第一表面上，在半导体衬底10中的相邻的两个器件之间、或者器件周围形成浅沟槽71。其中，浅沟槽71形成在相邻的两个器件之间或器件周围，指的是在与图像传感器的主表面平行的平面图中，浅沟槽71位于相邻的两个器件之间或器件周围。例如，可以通过光刻和刻蚀处理来形成浅沟槽71。形成浅沟槽71的刻蚀处理可以是干法刻蚀处理。

本领域技术人员可以理解，半导体衬底10可以由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。此外，半导体衬底10也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底的半导体部分。本领域技术人员可以理解衬底不受到任何限制，而是可以根据实际应用进行选择。

此外，虽然在本公开的附图所示的例子中，半导体衬底10的第一表面为图示方向的顶面，即浅沟槽71是从半导体衬底10的顶面进行刻蚀处理而形成的，但本领域技术人员可以理解，半导体衬底10的第一表面也可以为图示方向的底面，即浅沟槽71也可以是从半导体衬底10的底面进行刻蚀处理而形成的。

本领域技术人员可以理解，在图1所示的例子中，在形成浅沟槽71之前，cmos图像传感器的半导体衬底中可能还没有形成其他任何的结构。

如图2所示，在半导体衬底10的第一表面上进行处理，形成覆盖半导体衬底10的第一表面的第一覆盖层72，从而在半导体衬底10中的浅沟槽71中形成覆盖浅沟槽71的壁的第一电介质材料层33。虽然在图2所示的例子中，第一电介质材料层33完全覆盖浅沟槽71的壁，但本领域技术人员应理解，第一电介质材料层33只需覆盖浅沟槽71的侧壁和底壁中的至少一个的至少部分即可达到本公开的目的。

在一些实施例中，第一覆盖层72及第一电介质材料层33由半导体材料的氧化物形成。例如，当形成半导体衬底10的材料为硅时，第一覆盖层72及第一电介质材料层33由氧化硅形成。本领域技术人员应理解，第一覆盖层72及第一电介质材料层33还可以由其他的电介质材料形成。形成第一覆盖层72的处理为常规处理，例如可以为化学气相沉积(cvd)处理等。在第一覆盖层72由氧化物形成的实施例中，通过热氧化处理来在半导体衬底10的第一表面上形成第一覆盖层72，从而形成第一电介质材料层33。该热氧化处理可以不是专用于形成第一覆盖层72的热氧化步骤，例如，其可以复用后续处理中的高温/加热操作。例如，如果在后续形成第二覆盖层73的步骤中需要高温(这里的“高温”指的是能够实现热氧化处理的温度)环境，则可以利用形成第二覆盖层73的过程中的高温操作来形成第一覆盖层72。通过热氧化处理形成第一覆盖层72还能够通过高温环境对刻蚀造成的半导体衬底10的晶格损伤进行修复。

如图3所示，在半导体衬底10的第一表面上进行处理，形成覆盖第一覆盖层72的第二覆盖层73，从而在浅沟槽71中形成覆盖第一电介质材料层33的掺杂层32，其中，掺杂层32不填满整个浅沟槽71。掺杂层32具有p型掺杂剂，并且掺杂层32中的p型掺杂剂的浓度高于浅沟槽71周围的半导体衬底10的部分中的p型掺杂剂的浓度。

在一些实施例中，形成掺杂层32的材料可以是掺杂了p型掺杂剂的多晶半导体材料，例如多晶硅等。p型掺杂剂可以是硼、铟、镓等中的一种或多种。在一些实施例中，p型掺杂剂为硼，形成掺杂层32的材料为掺杂了硼的多晶硅。相比于掺杂了p型掺杂剂的电介质材料，掺杂了p型掺杂剂的多晶半导体材料中的p型掺杂剂不易扩散到在后续步骤中将要填充到浅沟槽71中的电介质材料中，从而有利于浅沟槽隔离结构30的隔离效果。

在一些实施例中，可以通过原子层沉积(ald)处理、或炉管处理来生长原位掺杂的多晶硅来形成第二覆盖层73，从而形成掺杂层32。原子层沉积处理和炉管处理形成的掺杂层32的均匀性较好从而有利于降低暗电流，并且可以形成足够薄的掺杂层32从而有利于浅沟槽隔离结构30的隔离效果。

如图4所示，在半导体衬底10的第一表面上进行处理，形成覆盖第二覆盖层73的第三覆盖层74，从而在浅沟槽71中形成第二电介质材料层31，并使得第二电介质材料层31覆盖掺杂层32并填满浅沟槽71。第二电介质材料层31、掺杂层32和第一电介质材料层33在根据本公开的一些实施例中一起形成浅沟槽隔离结构30。

本领域技术人员可以理解，可以通过沉积处理在第二覆盖层73之上沉积电介质材料来形成第三覆盖层74，从而形成第二电介质材料层31。例如，可以通过高密度等离子体化学气相沉积(hdpcvd)处理、高纵深比处理(harp)等过程来形成第三覆盖层74。由于在形成第三覆盖层74以填充浅沟槽71之前已经在半导体衬底10的第一表面之上形成了第二覆盖层73，由于有第二覆盖层73(例如可以是由多晶硅形成的覆盖层)的保护，可以使用成本较低的高密度等离子体化学气相沉积处理代替成本较高的高纵深比处理来形成第三覆盖层74，而不会对半导体衬底10造成损伤。

如图5所示，对半导体衬底10的第一表面进行平坦化处理，例如刻蚀处理或化学机械研磨(cmp)处理，以去除位于半导体衬底10的第一表面之上的第一覆盖层72、第二覆盖层73和第三覆盖层74，从而在半导体衬底10中形成浅沟槽隔离结构30，同时有利于在后续步骤中形成位于半导体衬底10之中和之上的结构。

浅沟槽隔离结构30包括第一电介质材料层33、掺杂层32、以及第二电介质材料层31。其中，第一电介质材料层33于浅沟槽隔离结构30中并覆盖半导体衬底10，掺杂层32位于第一电介质材料层33的内侧并覆盖第一电介质材料层33，第二电介质材料层31位于掺杂层32的内侧并覆盖掺杂层32。其中，掺杂层32具有p型掺杂剂，并且掺杂层32中的p型掺杂剂的浓度高于浅沟槽隔离结构30周围的半导体衬底10中的p型掺杂剂的浓度。

在完成了如图1至5所示的步骤之后，使得掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散，从而在半导体衬底10中的浅沟槽的周围形成覆盖浅沟槽的壁的p型的扩散区12(如图8所示)。可见，形成的扩散区12具有p型掺杂剂，并且扩散区12中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。如此，扩散区12可以将沟槽刻蚀缺陷与光电二极管隔离，例如，能够捕获由于浅沟槽71的侧壁和/或底壁的刻蚀缺陷而产生的能够造成暗电流的电子，从而减小或消除暗电流。此外，由于扩散区12是由掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散而形成的，因此第一电介质材料层33中也具有p型掺杂剂，并且第一电介质材料层33中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。

由于扩散区12是由填充在浅沟槽71中的材料中的p型掺杂剂扩散到半导体衬底10中而形成的，因此，扩散区12的材料为掺杂有p型掺杂剂的半导体材料，并且形成扩散区12的半导体材料与形成半导体衬底10的半导体材料相同。同时，由于扩散区12是由填充在浅沟槽71中的材料中的p型掺杂剂扩散到半导体衬底10中而形成的，因此，扩散区12覆盖着并直接相邻着浅沟槽71的侧壁和底壁中的至少一个的至少部分。

可以通过热处理来使得(或促进、加速)掺杂层32中的p型掺杂剂向半导体衬底10中扩散。本领域技术人员可以理解，本公开并不限制热处理技术的类型，例如，热处理可以是炉管退火(furnaceanneal)、快速热处理(rtp)(例如，浸入式退火(soakanneal)处理、尖峰退火(spikeanneal)处理、毫秒级退火(millisecondanneal)处理等)、或镭射热处理(ltp)(例如，纳秒级镭射热处理等)等。由于在形成浅沟槽隔离结构30时，还没有形成图像传感器的其他结构，因此，此时的热处理可以使用较高的温度，有利于p型掺杂剂向半导体衬底10中扩散的扩散效果。

同时，为了使掺杂层32中的p型掺杂剂不过多地扩散到半导体衬底10中以免影响光电二极管的性能，形成的扩散区12应该尽量的薄，不接触或靠近光电二极管中的pn结；此外扩散区12中的p型掺杂剂的浓度过高也会导致较易捕获光电二极管产生的光生电子，从而影响光电二极管的性能。本公开在浅沟槽隔离结构30中设计了第一电介质材料层33，使得掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散，因此可以调节掺杂层32中的p型掺杂剂向半导体衬底10中扩散，从而调节形成的扩散区12中的p型掺杂剂的浓度以及扩散区12的厚度。实际应用中可以根据设计需要以及仿真和/或试验结果来确定形成的第一电介质材料层33的厚度、以及掺杂层32中的p型掺杂剂的掺杂浓度、热处理的温度/时间等。

此外，在形成第二电介质材料层31之后进行的该热处理步骤，可以是专用于形成扩散区12的热处理步骤，也可以是与形成图像传感器的方法中的后续其他步骤中的某个热处理步骤和/或高温操作(例如温度适于促使扩散的操作)共享的步骤，即不是专门为形成扩散区12而进行热处理步骤。例如，可以利用形成图像传感器的方法中的后续形成多晶硅结构的步骤、形成氧化物结构的步骤、形成氮化物结构的步骤、退火的步骤等，来使得掺杂层32中的p型掺杂剂向半导体衬底10中扩散以形成扩散区12。本领域技术人员应理解，扩散区12也可以是由多次扩散形成的。例如，在如图8所示的例子中，掺杂层32中的p型掺杂剂扩散以形成扩散区12，可能至少是由形成栅极结构13的过程中沉积多晶硅栅的步骤中的高温操作引起的。

下面结合图6和7描述根据本公开的一个或多个示例性实施例的形成图像传感器的方法。在如图3所示的步骤中，在形成掺杂层32的材料为掺杂了p型掺杂剂的多晶半导体材料(例如多晶硅)的情况下，通过沉积处理形成掺杂层32时可能会形成将浅沟槽71的侧壁连接起来的多晶硅桥(例如将图3中位于浅沟槽71的左右两个侧壁连接起来的由掺杂层32的材料形成的桥)而引起漏电，如图6所示，通过刻蚀处理将掺杂层32的上部去除，以形成凹坑75。然后，如图7所示，在凹坑75内填充电介质材料，以形成位于掺杂层32之上并覆盖掺杂层32顶部的第三电介质材料层34，并使得第三电介质材料层34填满凹坑75。

如此，在这些实施例中，形成在半导体衬底10中的浅沟槽隔离结构30包括第一电介质材料层33、掺杂层32、第二电介质材料层31、以及第三电介质材料层34，浅沟槽隔离结构30的各部分一起填满整个浅沟槽71。其中，第一电介质材料层33于浅沟槽隔离结构30中并覆盖半导体衬底10，掺杂层32位于第一电介质材料层33的内侧并覆盖第一电介质材料层33，第二电介质材料层31位于掺杂层32的内侧并覆盖掺杂层32，第三电介质材料层34位于整个浅沟槽隔离结构30的上部并至少覆盖掺杂层32的顶部。其中，掺杂层32具有p型掺杂剂，并且掺杂层32中的p型掺杂剂的浓度高于浅沟槽隔离结构30周围的半导体衬底10中的p型掺杂剂的浓度。

本领域技术人员应理解，在图6所示的步骤中，将掺杂层32的上部去除以形成凹坑75的刻蚀处理为了彻底去除掺杂层32的上部，通常还会将第一电介质材料层33的上部、甚至半导体衬底10靠近浅沟槽隔离结构30的上部的一小部分也去除；同时为了方便操作，也会同时将第二电介质材料层31的上部去除。因此，填充凹坑75的第三电介质材料层34不仅覆盖掺杂层32的顶部，还可以覆盖第一电介质材料层33和第二电介质材料层31的顶部。

在形成如图7所示的浅沟槽隔离结构30之后，使得掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散，从而在半导体衬底10中的浅沟槽的周围形成覆盖浅沟槽的壁的p型的扩散区12(如图8所示)。可见，形成的扩散区12具有p型掺杂剂，并且扩散区12中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。如此，扩散区12可以将沟槽刻蚀缺陷与光电二极管隔离，例如，能够捕获由于浅沟槽71的侧壁和/或底壁的刻蚀缺陷而产生的能够造成暗电流的电子，从而减小或消除暗电流。本领域技术人员应理解，虽然图8所示的浅沟槽隔离结构30如图5所示，但图8中的浅沟槽隔离结构30也可以具有如图7所示的结构。

以上，分别参考图1至5、以及图6和7描述了根据本公开一些实施例的形成图像传感器的方法。

在本公开的第二方面，提供了一种图像传感器，能够减轻或消除刻蚀浅沟槽产生的缺陷对cmos图像传感器的性能的影响。下面参照图8中具体的示例来对本公开的图像传感器进行详细描述。

在这些实施例中，图像传感器包括形成在半导体衬底10中的浅沟槽隔离结构30、以及位于半导体衬底10中的浅沟槽隔离结构30周围并覆盖浅沟槽隔离结构30的壁的扩散区12。扩散区12具有p型掺杂剂，并且扩散区12中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。本领域技术人员应理解，图像传感器还包括在形成浅沟槽隔离结构30之后形成的光电二极管的第一掺杂区域11、晶体管的栅极结构13等。

图8中所示的位于半导体衬底10中的第一掺杂区域11例如可以是光电二极管的一部分，在这种情况下，覆盖在浅沟槽隔离结构30周围的扩散区12可以将光电二极管与刻蚀浅沟槽时所产生的缺陷隔离开来，从而减少暗电流的产生，即减少了白像素，提升了图像传感器的性能。图8中的第一掺杂区域11例如还可以是晶体管的有源区，在这种情况下，覆盖在浅沟槽隔离结构30周围的扩散区12可以捕获浅沟槽的刻蚀缺陷所产生的电子，从而减少晶体管的暗电流的产生，以提升图像传感器的性能。

浅沟槽隔离结构30包括第一电介质材料层33、掺杂层32、以及第二电介质材料层31。其中，第一电介质材料层33于浅沟槽隔离结构30中并覆盖半导体衬底10，掺杂层32位于第一电介质材料层33的内侧并覆盖第一电介质材料层33，第二电介质材料层31位于掺杂层32的内侧并覆盖掺杂层32。其中，掺杂层32具有p型掺杂剂，并且掺杂层32中的p型掺杂剂的浓度高于浅沟槽隔离结构30周围的半导体衬底10中的p型掺杂剂的浓度。如上所述，扩散区12是由掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散而形成的。由于扩散区12是由掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散而形成的，因此第一电介质材料层33中也具有p型掺杂剂，并且第一电介质材料层33中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。在一些实施例中，掺杂层32由具有p型掺杂剂的多晶半导体材料(例如多晶硅)形成，其中的p型掺杂剂为硼，第一电介质材料层33由半导体材料的氧化物形成。

为了不过多地占用光电二极管/晶体管的面积以免降低光电二极管/晶体管的性能，扩散区12的厚度在能够隔离刻蚀浅沟槽71所产生的缺陷的效果的前提下，应该尽量的薄；同时，为了保证扩散区12能够将浅沟槽71的刻蚀缺陷与光电二极管/晶体管隔离，扩散区12也不能太薄。在一些实施例中，扩散区12的厚度为1nm～50nm。在另一些实施例中，扩散区12的厚度为2nm。这些厚度的扩散区12能够隔离浅沟槽71的刻蚀缺陷对光电二极管/晶体管的影响，同时尽量少地对光电二极管/晶体管造成影响。因此，在实际应用中，本领域技术人员还应选择适当的第一电介质材料层33的厚度来调节形成的扩散区12的厚度。在一些实施例中，第一电介质材料层33的厚度为1nm～50nm。在另一些实施例中，第一电介质材料层33的厚度为2nm。

此外，由于掺杂层32具有p型掺杂剂，为了保证浅沟槽隔离结构30的隔离效果，掺杂层32的厚度不能太厚；同时，为了保证形成的扩散区12能够将浅沟槽71的刻蚀缺陷与器件隔离的效果，掺杂层32的厚度也不能太薄。在一些实施例中，掺杂层32的厚度为1nm～50nm。在另一些实施例中，掺杂层32的厚度为2nm。

尽管未在附图中示出，本领域技术人员应理解，浅沟槽隔离结构30还可以具有如图7所示的结构。浅沟槽隔离结构30包括第一电介质材料层33、掺杂层32、第二电介质材料层31、以及第三电介质材料层34，浅沟槽隔离结构30的各部分一起填满整个浅沟槽71。其中，第一电介质材料层33于浅沟槽隔离结构30中并覆盖半导体衬底10，掺杂层32位于第一电介质材料层33的内侧并覆盖第一电介质材料层33，第二电介质材料层31位于掺杂层32的内侧并覆盖掺杂层32，第三电介质材料层34位于整个浅沟槽隔离结构30的上部并至少覆盖掺杂层32的顶部。其中，掺杂层32具有p型掺杂剂，并且掺杂层32中的p型掺杂剂的浓度高于浅沟槽隔离结构30周围的半导体衬底10中的p型掺杂剂的浓度。如上所述，扩散区12是由掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散而形成的。此外，由于扩散区12是由掺杂层32中的p型掺杂剂透过第一电介质材料层33向半导体衬底10中扩散而形成的，因此第一电介质材料层33中也具有p型掺杂剂，并且第一电介质材料层33中的p型掺杂剂的浓度高于位于扩散区12周围的半导体衬底10的部分中的p型掺杂剂的浓度。在一些实施例中，掺杂层32由具有p型掺杂剂的多晶半导体材料(例如多晶硅)形成，其中的p型掺杂剂为硼，第一电介质材料层33由半导体材料的氧化物形成。

本公开的图像传感器中的浅沟槽隔离结构30中包括的掺杂层32由具有p型掺杂剂的多晶半导体材料形成，而不是由具有p型掺杂剂的电介质材料形成，从而使得掺杂层32中的p型掺杂剂不易扩散到填充在浅沟槽71中的第二电介质材料层31中，从而有利于保证浅沟槽隔离结构30的隔离效果。此外，在形成浅沟槽隔离结构30的过程中，会有一些被掺入金属杂质离子的可能。例如，用于干法刻蚀的机台腔室、用于形成氧化物层的机台腔室等，都可能成为金属杂质离子的来源。相比于具有p型掺杂剂的电介质材料，具有p型掺杂剂的多晶半导体材料表面的金属杂质离子较容易被去除。此外，在图像传感器的形成过程中常需要清洗步骤，相比于具有p型掺杂剂的电介质材料，具有p型掺杂剂的多晶半导体材料不易受到清洗步骤的影响。

在说明书及权利要求中的词语“a或b”包括“a和b”以及“a或b”，而不是排他地仅包括“a”或者仅包括“b”，除非另有特别说明。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

另外，本公开的实施方式还可以包括以下示例：

1.一种形成图像传感器的方法，其特征在于，包括：

在半导体衬底中的浅沟槽中形成覆盖所述浅沟槽的壁的第一电介质材料层；

在所述浅沟槽中形成覆盖所述第一电介质材料层的掺杂层，所述掺杂层具有p型掺杂剂，并且所述掺杂层中的p型掺杂剂的浓度高于所述浅沟槽周围的所述半导体衬底的部分中的p型掺杂剂的浓度，其中，所述掺杂层不填满所述浅沟槽；以及

使得所述掺杂层中的所述p型掺杂剂透过所述第一电介质材料层向所述半导体衬底中扩散，从而在所述半导体衬底中的所述浅沟槽的周围形成覆盖所述浅沟槽的壁的p型扩散区。

2.根据1所述的方法，其特征在于，所述掺杂层由具有p型掺杂剂的多晶半导体材料形成。

3.根据1所述的方法，其特征在于，所述p型掺杂剂为硼。

4.根据1所述的方法，其特征在于，通过原子层沉积处理或炉管处理来形成所述掺杂层。

5.根据2所述的方法，其特征在于，所述第一电介质材料层由半导体材料的氧化物形成。

6.根据5所述的方法，其特征在于，通过热氧化处理来形成所述第一电介质材料层。

7.根据1所述的方法，其特征在于，通过进行热处理来促使所述p型掺杂剂扩散。

8.根据1所述的方法，其特征在于，还包括：

在所述浅沟槽中形成覆盖所述掺杂层的第二电介质材料层。

9.根据8所述的方法，其特征在于，通过高密度等离子体化学气相沉积处理来形成所述第二电介质材料层。

10.根据8所述的方法，其特征在于，还包括：

通过刻蚀处理将所述掺杂层的上部去除；以及

在所述浅沟槽中形成位于所述掺杂层之上并覆盖所述掺杂层顶部的第三电介质材料层。

11.一种图像传感器，其特征在于，包括：

浅沟槽隔离结构，所述浅沟槽隔离结构形成在半导体衬底中；以及

扩散区，所述扩散区位于所述半导体衬底中的所述浅沟槽隔离结构的周围并覆盖所述浅沟槽隔离结构的壁，

其中，所述扩散区具有p型掺杂剂，并且所述扩散区中的p型掺杂剂的浓度高于位于所述扩散区周围的所述半导体衬底的部分中的p型掺杂剂的浓度。

12.根据11所述的图像传感器，其特征在于，所述浅沟槽隔离结构包括：

第一电介质材料层，所述第一电介质材料层位于所述浅沟槽隔离结构中并覆盖所述半导体衬底；以及

掺杂层，所述掺杂层位于所述第一电介质材料层的内侧并覆盖所述第一电介质材料层；

其中，所述掺杂层具有p型掺杂剂，并且所述掺杂层中的p型掺杂剂的浓度高于位于所述扩散区周围的所述半导体衬底的部分中的p型掺杂剂的浓度。

13.根据12所述的图像传感器，其特征在于，所述掺杂层由具有p型掺杂剂的多晶半导体材料形成。

14.根据12所述的图像传感器，其特征在于，所述p型掺杂剂为硼。

15.根据12所述的图像传感器，其特征在于，所述掺杂层的厚度为1nm～50nm。

16.根据12所述的图像传感器，其特征在于，所述第一电介质材料层由半导体材料的氧化物形成。

17.根据12所述的图像传感器，其特征在于，所述第一电介质材料层的厚度为1nm～50nm。

18.根据11所述的图像传感器，其特征在于，所述扩散区的厚度为1nm～50nm。

19.根据12所述的图像传感器，其特征在于，所述浅沟槽隔离结构包括：

第二电介质材料层，所述第二电介质材料层位于所述掺杂层的内侧并覆盖所述掺杂层。

20.根据12所述的图像传感器，其特征在于，所述浅沟槽隔离结构还包括：

第三电介质材料层，所述第三电介质材料层位于所述掺杂层的上侧并覆盖所述掺杂层。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。