芯片封装结构和存储器件的制作方法

本发明涉及芯片封装技术领域，特别涉及一种芯片封装结构和存储器件。

背景技术

常见的存储器件例如u盘、移动硬盘等通常包括晶元以及闪存，晶元采用qfn封装后安装在pcb板上，通常引脚焊盘均匀分布在正方形的四周，可以采取ssop-24封装方式和qfn-32封装方式，但是对于ssop-24封装而言，存在引脚焊盘过少，不利于性能扩展的问题，而对于qfn-32封装而言，存在引脚焊盘过多，造成多余引脚焊盘功能过剩，导致成本浪费。

技术实现要素：

本发明的主要目的是提供一种芯片封装结构，旨在解决晶元采用ssop-24封装方式性能不易扩展以及qfn-32封装方式功能过剩的问题。

为实现上述目的，本发明提出的一种芯片封装结构包括晶元、金属焊盘和设置在所述金属焊盘四周的多个第一导电焊盘；

所述晶元通过胶体固定在所述金属焊盘上，多个所述第一导电焊盘通过金属线与所述晶元键合，所述第一导电焊盘设置有二十六个，多个所述第一导电焊盘与所述晶元的八个数据引脚、五个电源引脚、四个片选引脚、二个差分信号引脚、读信号引脚、写信号引脚、数据锁存引脚、代码锁存引脚、数据选通引脚、led信号引脚和准备好/忙信号引脚对应连接，所述金属焊盘通过金属线与所述晶元键合，所述金属焊盘与所述晶元的接地引脚连接；

所述晶元、所述金属焊盘及多个所述第一导电焊盘通过成型胶体整体封装。

优选地，所述芯片封装结构包括第一侧缘、第二侧缘、第三侧缘和第四侧缘，多个所述第一导电焊盘对应分布在所述第一侧缘、所述第二侧缘、所述第三侧缘和所述第四侧缘上，每一所述侧缘相交处设置有一空位区，所述空位区上设置有至少一个第二导电焊盘，所述第二导电焊盘通过金属线与所述晶元键合或者与所述金属焊盘一体成型设置，所述第二导电焊盘与所述晶元的接地引脚或者剩余的相应信号引脚对应连接。

优选地，所述第二导电焊盘数量为四个。

优选地，所述芯片封装结构还包括第三导电焊盘和第四导电焊盘，所述第三导电焊盘和所述第四导电焊盘通过金属线与所述晶元绑定，所述第三导电焊盘和所述第四导电焊盘分别与所述晶元的剩余信号引脚或者接地引脚对应连接，所述第三导电焊盘和所述第四导电焊盘对应设置在相对的两个所述侧缘上。

优选地，所述芯片封装结构还包括第五导电焊盘和第六导电焊盘，所述第五导电焊盘和所述第六导电焊盘通过金属线与所述晶元绑定，所述第五导电焊盘和所述第六导电焊盘分别与所述晶元的剩余信号引脚或者接地引脚对应连接，所述第五导电焊盘和所述第六导电焊盘对应设置在相对的两个所述侧缘上。

优选地，设置在每一侧缘的两个相邻的所述导电焊盘的中心距离大于或者等于0.35mm，且小于或者等于0.45mm。

优选地，每一所述导电焊盘的长度大于或者等于0.25mm且小于或者等于0.35mm，每一所述导电焊盘的宽度大于或者等于0.15mm且小于或者等于0.25mm。

优选地，靠近所述第二导电焊盘的所述导电焊盘的一侧缘上设置有倒角，所述倒角大于或者等于30度且小于或者等于60度。

本发明还提出一种存储器件，其特征在于，包括如上所述的芯片封装结构。

本发明技术方案通过采用包括晶元、金属焊盘、设置在金属焊盘四周的多个第一导电焊盘组成芯片封装结构，晶元通过胶体固定在金属焊盘上，多个第一导电焊盘通过金属线与晶元键合，第一导电焊盘设置有二十六个，多个第一导电焊盘与晶元的八个数据引脚、五个电源引脚、四个片选引脚、二个差分信号引脚、读信号引脚、写信号引脚、数据锁存引脚、代码锁存引脚、数据选通引脚、led信号引脚和准备好/忙信号引脚对应连接，金属焊盘通过金属线与晶元键合，金属焊盘与晶元的接地引脚连接，并通过成型胶体整体封装，当芯片封装结构安装在pcb上后，芯片封装结构可提供满足存储器件进行信号交互和读写功能的功能引脚，并且还可提供多种片选功能，以及减少不必要的通用功能引脚，从而解决了晶元采用ssop-24封装方式性能不易扩展以及qfn-32封装方式功能过剩的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明芯片封装结构一实施例的结构示意图；

图2为本发明芯片封装结构一实施例中晶元的结构示意图；

图3为本发明芯片封装结构又实施例的结构示意图；

图4为本发明芯片封装结构另一实施例的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义为：包括三个并列的方案，以“a/b”为例，包括a方案，或b方案，或a和b同时满足的方案，另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种芯片封装结构。

如图1所示，图1为本发明芯片封装结构一实施例的结构示意图，本实施例中，一种芯片封装结构包括晶元10、金属焊盘20和设置在所述金属焊盘20四周的多个第一导电焊盘30；

所述晶元10通过胶体固定在所述金属焊盘20上，多个所述第一导电焊盘30通过金属线40与所述晶元10键合，所述第一导电焊盘30设置有二十六个，多个所述第一导电焊盘30与所述晶元10的八个数据引脚datal0～datal7、五个电源引脚vccq、vcco、v50、v12、和v33p、四个片选引脚ce0～ce3、二个差分信号引脚dp和dm、读信号引脚rd、写信号引脚wr、数据锁存引脚ale、代码锁存引脚cle、数据选通引脚dqs、led信号引脚led和准备好/忙信号引脚rb0对应连接，所述金属焊盘20通过金属线40与所述晶元10键合，所述金属焊盘20与所述晶元10的接地引脚gnd连接；

所述晶元10、所述金属焊盘20及多个所述第一导电焊盘30通过成型胶体(图未示出)整体封装。

本实施例中，晶元10主要为存储器件中的主控芯片，而存储器件主要包括主控芯片、至少一个闪存、贴片电阻和led等，晶元10用于连接存储器件中的闪存与外界设备以进行信号交互，包括信号读写操作和存储。

如图2所示，图2为本发明芯片封装结构第一实施例中晶元10的结构示意图，晶元10包括四十八个信号引脚，包括多个片选引脚ce、多个数据引脚datal、多个接地引脚gnd、多个空置引脚nc、多个通用引脚datah等，晶元10通过多个导电焊盘将多个信号引脚引出，并以qfn封装方式进行。

qfn是一种无引脚封装，呈正方形或者矩形，封装底部的中央位置有一个大面积裸露焊盘，围绕大焊盘的封装外围四周为焊盘引脚，由于qfn封装不像传统的qfp那样具有海鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数及封装体内的引管电阻很低，所以能够提供卓越的电性能。

晶元10通过胶体固定在金属焊盘20上，金属焊盘20用于托起晶元10，并且通过金属线40与晶元10的的一个接地引脚gnd连接，同时起到散热功能，胶体可采用银胶或者其他材料，设置在金属焊盘20外围的第一导电焊盘30用于焊接作用，将铜片经过压模、曝光、显影、蚀刻、剥膜、电镀、贴胶处理后生成第一金属焊盘20与多个第一导电焊盘30。

本实施例中，第一导电焊盘30设置有二十六个，并且对应分布在金属焊盘20的四周，并通过金属线40与晶元10的对应引脚一一连接，与第一导电焊盘30连接的晶元10的二十六个信号引脚包括八个数据引脚datal0～datal7、五个电源引脚vccq、vcco、v50、v12、和v33p、四个片选引脚ce0～ce3、二个差分信号引脚dp和dm、读信号引脚rd、写信号引脚wr、数据锁存引脚ale、代码锁存引脚cle、数据选通引脚dqs、led信号引脚led和准备好/忙信号引脚rb0对应连接，相比与ssop-24增加了多个片选引脚ce，保证存储器件能够与多个闪存进行信号访问读取，相较于qfn-32减少通用引脚datah的连接，避免增设不必要的功能引脚导致设计成本增加。

八个数据引脚datal0～datal7用于与闪存进行信号交互，五个电源引脚vccq、vcco、v50、v12、和v33p包括具有多个不同电压等级，可适配更多外部设备和为闪存提供电源信号，四个片选引脚ce0～ce3可与四个闪存连接并进行选择访问通信，而ssop-24封装由于只能配置一个片选引脚ce0，从而只能与单个闪存进行选择访问通信，导致无法实现晶元10的全功能片选，两个差分信号引脚dp和dm，用于与外部设备连接实现差分信号的传输，读信号引脚rd和写信号引脚wr与闪存的信号端连接进行信号读写，数据锁存引脚ale和代码锁存引脚cle与闪存的信号端连接以进行信号的锁存和代码的锁存，数据选通引脚dqs用于控制数据传输，led信号引脚led与设置在存储器件上的led灯连接，从而控制led的点亮、熄灭或者颜色变化以表示存储器件的工作状态，准备好/忙信号引脚rb0为高电平时，表示可以进行数据传输，当准备好/忙信号引脚为低电平时，表示状态忙不接受访问。

本实施例中，在第一导电焊盘30以及金属焊盘20分别与晶元10通过金属线40键合后，通过成型胶体整体封装，可采用塑料、陶瓷或者其他材料。

本发明技术方案通过采用包括晶元10、金属焊盘20、设置在金属焊盘20四周的多个第一导电焊盘30组成芯片封装结构，晶元10通过胶体固定在金属焊盘20上，多个第一导电焊盘30通过金属线40与晶元10键合，第一导电焊盘30设置有二十六个，多个第一导电焊盘30与晶元10的八个数据引脚datal0～datal7、五个电源引脚vccq、vcco、v50、v12、和v33p、四个片选引脚ce0～ce3、二个差分信号引脚dp和dm、读信号引脚rd、写信号引脚wr、数据锁存引脚ale、代码锁存引脚cle、数据选通引脚dqs、led信号引脚led和准备好/忙信号引脚rb0对应连接，金属焊盘20通过金属线40与晶元10键合，金属焊盘20与晶元10的接地引脚gnd连接，并通过成型胶体整体封装，当芯片封装结构安装在pcb上后，芯片封装结构可提供满足存储器件进行信号交互和读写功能的功能引脚，并且还可提供多种片选功能，以及减少不必要的通用功能引脚，从而解决ssop-24性能不易扩展以及qfn-32封装功能过剩的问题。

进一步地，所述芯片封装结构包括第一侧缘、第二侧缘、第三侧缘和第四侧缘，多个所述第一导电焊盘30对应分布在所述第一侧缘、所述第二侧缘、所述第三侧缘和所述第四侧缘上，每一所述侧缘相交处设置有一空位区，所述空位区上设置有至少一个第二导电焊盘50，所述第二导电焊盘50通过金属线40与所述晶元10键合或者与所述金属焊盘20一体成型设置，所述第二导电焊盘50与所述晶元10的接地引脚gnd或者对应信号引脚连接。

本实施例中，所述芯片封装结构呈矩形设计，四个侧缘上分别设置了多个第一导电焊盘30，同时在矩形的侧缘相交处设置有空位区，空位区上设置至少一个第二导电焊盘50，第二导电焊盘50可通过金属线40与晶元10其他的引脚连接，例如晶元10的通用引脚datah或者空置引脚nc，以进行性能的扩展，或者第二导电焊盘50与金属焊盘20设计成一体，并同时与晶元10的接地引脚gnd连接，从而在芯片封装结构贴片在pcb上金属焊盘20与pcb板出现贴片不良时，提供可靠的接地功能，避免出现晶元10的接地不良。

进一步地，所述第二导电焊盘50数量为四个。

为了进一步提高晶元10扩展能力或者增加金属焊盘20的接地可靠性，还可在每一空位区设置一个第二导电焊盘50，即设置有四个第二导电焊盘50，四个第二导电焊盘50既可作为芯片封装结构的信号引脚又可作为接地引脚gnd，从而提高芯片封装结构的功能多样性或者接地稳定性。

在一可选实施例中，还可将芯片封装结构一实施例中的二十六引脚中的任意两个信号引脚设置在对应的两个空位区，另外两个空位区可设置接地引脚gnd，或者在芯片封装结构一实施例中的二十六引脚的基础上增加四个四个功能引脚，可选择接地或者与晶元10上的另外信号引脚连接。

如图3所示，图3为本发明芯片封装结构又一实施例的结构示意图，所述芯片封装结构还包括第三导电焊盘(图未示出)和第四导电焊盘(图未示出)，所述第三导电焊盘和所述第四导电焊盘通过金属线40与所述晶元10绑定，所述第三导电焊盘和所述第四导电焊盘分别与所述晶元10的对应信号引脚或者接地引脚gnd对应连接，所述第三导电焊盘和所述第四导电焊盘对应设置在相对的两个所述侧缘上。

本实施例中，为了进一步提高晶元10性能扩展能力或者金属焊盘20的接地可靠性，在两个相对的侧缘上还可分别再增设一个导电焊盘，第三导电焊盘和第四导电焊盘均与第一导电焊盘30结构相同，即设置在侧缘上的导电焊盘数量为二十八个，第三导电焊盘和第四导电焊盘通过金属线40与晶元10对应的剩余功能引脚连接以进行性能的扩展，或者与金属焊盘20一体设置，进一步保证芯片封装结构的接地稳定性。

如图4所示，图4为本发明芯片封装结构另一实施例的结构，所述芯片封装结构还包括第五导电焊盘和第六导电焊盘，所述第五导电焊盘(图未示出)和所述第六导电焊盘(图未示出)通过金属线40与所述晶元10绑定，所述第五导电焊盘和所述第六导电焊盘分别与所述晶元10的对应信号引脚或者接地引脚gnd对应连接，所述第五导电焊盘和所述第六导电焊盘对应设置在相对的两个所述侧缘上。

本实施例中，在上述第四实施例的基础上在两个相对的侧缘上还可分别再增设一个导电焊盘，第五导电焊盘和第六导电焊盘均与第一导电焊盘30结构相同，即设置在侧缘上的导电焊盘数量为三十个，第五导电焊盘和第六导电焊盘通过金属线40与晶元10对应的剩余的功能引脚连接以进行性能的扩展，或者与金属焊盘20一体设置以保证芯片封装结构的接地稳定性。

可选地，设置在每一侧缘的两个相邻的所述导电焊盘的中心距离大于或者等于0.35mm，且小于或者等于0.45mm。

可以理解的是，设置在侧缘上的导电焊盘应该保持一定的距离，距离太大易造成成本的浪费，距离过小易造成相邻两个导电焊盘之间发生短路的危险，因此，本实施中，每一导电焊盘之间的中心距离为0.35mm到0.45之间，，从而避免发生短路以及成本浪费的问题。

可选地，每一所述导电焊盘的长度大于或者等于0.25mm且小于或者等于0.35mm，每一所述导电焊盘的宽度大于或者等于0.15mm且小于或者等于0.25mm。

同理，每一导电焊盘的尺寸不宜过大或者过小，导电焊盘设计尺寸太大会造成芯片封装结构整体尺寸偏大，从而造成存储器件的尺寸过大，导电焊盘尺寸过小时则导致金属线40键合困难，因此，每一导电焊盘的长度设计在0.25mm与0.35mm之间，每一导电焊盘的宽度设计在0.15和0.25mm之间。

可选地，靠近所述第二导电焊盘50的所述第一导电焊盘30的一侧缘上设置有倒角，所述倒角大于或者等于30度且小于或者等于60度。

需要说明的是，在第二导电焊盘50设置在相邻侧缘相交处时，并且第二导电焊盘50与金属焊盘20一体设计时，为了避免第二导电焊盘50与金属焊盘20连接处与相邻导电焊盘因距离过小发生短路时，第二导电焊盘50两侧的导电焊盘均设置有倒角，保证与第二导电焊盘50和金属焊盘20保持相应的距离，避免发生短路危险，并且倒角可设置在30度到60之间，最佳角度为45度。

本发明还提出一种存储器件，该存储器件包括芯片封装结构，该芯片封装结构的具体结构参照上述实施例，由于本存储器件采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。