半导体装置的制作方法

本公开实施例关于半导体装置与其形成方法，更特别关于半导体装置中的层间介电层。

背景技术：

半导体制程技术可采用介电材料作为电路(如集成电路)与电路构件之间的绝缘层。举例来说，介电材料可用于半导体装置的多层内连线结构其内连线层之间。这些介电材料可称作“层间介电层”，亦可称作“金属间介电层”。随着半导体装置构件的尺寸缩小，使相邻的结构之间彼此隔离变得更关键也更困难。因此层间介电层的设计为克服挑战的关键。

技术实现要素：

本公开一实施例提供的半导体装置，包括基板；第一层间介电层，位于基板上，其中第一层间介电层包括第一介电物，第一介电物的介电常数小于约3.3，且第一介电物的硬度为至少约3gpa；以及内连线，形成于第一层间介电层中。

附图说明

图1是一些实施例中，例示性半导体装置的剖视图。

图2a至图2f是一些实施例中，制作部分的例示性半导体装置的剖视图。

图3是一些实施例中，与腔室中射频放电功率与流速之间的比例以及压力相关的电弧。

图4是一些实施例中，用于形成层间介电层的例示性设备。

图5是一些实施例中，用于形成半导体装置的例示性方法的流程图。

其中，附图标记说明如下：

100、200半导体装置

102基板

104介电层

106接点

108第一蚀刻停止层、

110第一层间介电层

112通孔

114线路

116第二蚀刻停止层

118第二层间介电层

202硬遮罩层

204光刻胶

206图案化光刻胶

208图案化硬遮罩层

210孔洞

212沟槽

214阻障层

216导电材料

400设备

401腔室

403气体输入区

405控制器

407平台

409排气端

411喷洒头

413射频源

415气体管路

417机构

419、421连接器

500方法

502，504，506，508，510步骤

具体实施方式

可以理解的是，下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“组成为”的意义可为“包括”或“由…组成”。

用语“名义上(nominal)”是指用于构件或制程步骤所需要的目标、特性数值或参数，在产品的设计阶段时己设定好，连同设定所欲数值的上下限范围。数值的范围一般来自于制程中的轻微变动或公差(tolerances)。

此处所用的用语“垂直”指的是名义上垂直于基板表面。

此处所用的用语“约”指的是可依半导体装置相关的特定技术节点改变的给定数值。依据特定技术节点，用语“约”所指的给定数值可具有10-30％的数值变化(比如数值的±10％、±20％、或±30％)。

半导体芯片制程可分为三种模块，其中每一模块可包含所有或一些下述步骤：图案化(如光刻光刻与蚀刻)、布植、金属与介电材料的沉基、湿式或干式清洁、与平坦化(如回蚀刻或化学机械研磨)。三种模式可分类为前段制程、中段制程、或后段制程。

在前段制程中，形成主动装置如场效晶体管。举例来说，前段制程包括形成源极/漏极端点、栅极堆叠、与栅极堆叠侧壁上的间隔物。源极/漏极端点可为掺杂的基板区，其形成方法可为形成栅极堆叠之后进行的布植制程。栅极堆叠可包含金属栅极，其可包含两个或更多金属层。栅极介电层可包含高介电常数材料，其介电常数大于氧化硅的介电常数(3.9)。栅极中的金属可设置栅极的功函数，而p型场效晶体管与n型场效晶体管的功函数不同。在操作场效晶体管时，栅极介电层可提供通道区(位于源极与漏极端点之间)与金属栅极之间的电性隔离。

在中段制程中，形成低层内连线(接点)，其可包含彼此相叠的两层接点。与后段制程的对应部分相比，中段制程的内连线可具有较小的关键尺寸(如线宽)且排列较紧密。中段制程的接点层其目的之一为电性连接场效晶体管端点(如源极/漏极与栅极)至后段制程中的较高层内连线。中段制程中的第一层接点即所谓的沟槽硅化物，是形成于栅极堆叠两侧上的源极与漏极端点上。在沟槽硅化物的设置中，在形成沟槽之后，形成硅化物于沟槽中。硅化物可降低源极/漏极区与金属接点之间的电阻。栅极堆叠与第一层接点视作相同的内连线层。第二层接点可形成于栅极与沟槽硅化物上。中段制程的接点可埋置于介电材料或介电材料的堆叠中，以确保电性隔离这些接点。

在末段制程中，沉积层间介电层于中段制程的接点上。如此处所述，“层间介电层”即“金属间介电层”。后段制程中形成高层的内连线的方法，可包括图案化硬遮罩层，接着蚀刻穿过硬遮罩层以形成孔洞与沟槽于层间介电层中。可采用低介电常数材料形成层间介电层。低介电常数材料的介电常数可低于氧化硅的介电常数(3.9)。举例来说，后段制程中的低介电常数材料包含掺杂氟的氧化硅、掺杂碳的氧化硅、或孔洞状的氧化硅。这些低介电常数材料可使场效晶体管中减少不想要的寄生电容并最小化电阻电容延迟。后段制程的内连线可包括两种导电线路：垂直内连线(如通孔)与横向线路(如线路)。通孔在垂直方向中穿过层间介电层，并产生电性连接至高于或低于层间介电层的层状物。线路可横置于层间介电层中的横向方向，以连接相同层间介电层中的多种构件。后段制程可包含通孔与线路的多个层状物(高达九层或更多层的层状物)，其关键尺寸(如线宽与内连线间距增加)。每一层状物可对准前一层状物，以确保通孔与线路可适当连接。

微型化的半导体装置如后段制程中的结构尺寸缩减(如减少内连线间距)，可能减少低介电常数的层间介电层其机械强度。如此一来，在形成内连线时可能因低介电常数的层间介电层其机械强度弱而产生介电层弯曲。举例来说，沉积阻障层时导入的应力可能危及围绕通孔的低介电常数的层间介电层结构，因此上述结构可能不再支撑通孔。介电层弯曲可能减少关键尺寸并导致不良的金属填隙，这将减少半导体装置的良率及可信度。

本公开多种例子提供的机制可形成具有改良硬度的低介电常数的层间介电层，以增加半导体结构中的机械强度。可制作多种低介电常数的层间介电层，以用于后段制程中的不同内连线间距。在一些实施例中，可采用硬度提升(至少3gpa)的低介电常数的层间介电层以用于小于40nm的内连线间距，其硬度足以克服介电层弯曲的问题。在一些实施例中，通过调整层间介电层的沉积参数如射频放电功率及/或总气体流速，可避免等离子体增强制程产生电弧，进而避免在形成硬化的层间介电层时损伤半导体装置。如此一来，在形成介电层时最小化电弧产生的制程中，形成的半导体结构可具有较低的电阻电容延迟、较高的击穿电阻、与控制性优选的内连线线路结构。

图1是一些实施例中，例示性半导体装置100的剖视图。半导体装置100包含基板102、基板102上的介电层104、以及介电层104中的接点。基板102可为掺杂或未掺杂的基体硅基板，或者绝缘层上硅基板。绝缘层上硅基板可包含半导体材料的层状物如硅、锗、硅锗、绝缘层上硅锗、或上述的组合。其他可用的基板包含多层基板、组成渐变基板、或混合取向基板。

在一些实施例中，半导体装置100的前段制程的一部分可形成主动装置(未图示)于基板102之中及/或之上。主动装置亦可包含电容、电阻、电感、或任何其他装置，以产生用于半导体装置100的设计所需的结构性与功能性需求。主动装置可由任何合适方法形成于基板102的表面之中或之上。

在一些实施例中，介电层104沉积于基板102上。介电层104可包含介电层(如氧化硅)或介电堆叠，以确保电性隔离。在半导体装置100的中段制程的一部分中，形成接点106于介电层104中，以电性连接基板102之中及/或之上的主动装置。接点106可包含导电材料如钨。在一些实施例中，接点106亦可包含阻障层与粘着层(未图示)，以避免扩散并提供接点106的导电材料至介电层104的粘着性。阻障层的组成可为一或多层的钛、氮化钛、钽、氮化钽、或任何其他合适材料。

在一些实施例中，半导体装置100的后段制程包括形成第一蚀刻停止层108、第一蚀刻停止层108上的第一层间介电层110、第一层间介电层110中的内连线如通孔112与线路114、第一层间介电层110上的第二蚀刻停止层116、与第二蚀刻停止层116上的第二层间介电层118。第一蚀刻停止层108可用于保护基板102、介电层104、与接点106免于被后续制程损伤，并提供用于后续蚀刻制程的控制点。在一些实施例中，第一蚀刻停止层108的组成可为等离子体增强化学气相沉积的氮化硅。其他材料如氮化物、氮氧化物、碳化物、硼化物、上述的组合、或类似物可用于形成第一蚀刻停止层108，且其他技术如低压化学气相沉积、物理气相沉积、或类似技术可用于形成第一蚀刻停止层108。第一蚀刻停止层108的厚度可介于约至约之间，比如约

在一些实施例中，第一层间介电层110位于第一蚀刻停止层108与基板102上。第一层间介电层110包含的第一介电物其介电常数低于约3.3，且其硬度大于3gpa。在一些实施例中，第一介电物其介电常数为约3(如3)，且其硬度为约5gpa(如5gpa)。可采用水银探针测量第一介电物的介电常数。在一些实施例中，第一介电物的介电常数介于约2.9至约3.3之间(比如介于2.9至3.3)。在一些实施例中，第一介电物的介电常数介于约2.9至约3.2之间，比如介于2.9至3.2之间、介于2.9至3.1之间、介于2.9至3.0之间、介于3.0至3.2之间、介于3.0至3.1之间、或介于3.1至3.2之间。第一介电物可为介电常数低于3.0的低介电常数介电物。可采用纳米压痕试验机测量第一介电物的硬度。在一些实施例中，第一介电物的硬度介于约3gpa至约7gpa之间，比如介于约3gpa至7gpa之间、介于4gpa至7gpa之间、介于5gpa至7gpa之间、介于6gpa至7gpa之间、介于3gpa至6gpa之间、介于4gpa至6gpa之间、介于5gpa至6gpa之间、介于3gpa至5gpa之间、介于4gpa至5gpa之间、或介于3gpa至4gpa之间。在一些实施例中，第一介电物视作硬度提升的介电物，且其硬度大于约3gpa。

在一些实施例中，第一层间介电层110的第一介电物对波长为633nm的光的折射率为至少1.42。可采用椭圆仪测量第一介电物的折射率。在一些实施例中，第一介电物对波长为633nm的光的折射率介于约1.42至约1.48之间(比如介于1.42至1.48)。在一些实施例中，第一层间介电层110的第一介电物其密度为至少1.6g/cm³。可采用x光反射仪测量第一介电物的密度。在一些实施例中，第一介电物的密度介于约1.6g/cm³至约1.9g/cm³之间(比如介于1.6g/cm³至1.9g/cm³)。举例来说，第一层间介电层110的第一介电物的组成可为掺杂氟的氧化硅、掺杂碳的氧化硅、孔洞的氧化硅、孔洞的掺杂碳的氧化硅、旋转涂布的有机聚合物介电物、旋转涂布的硅为主的聚合物介电物、或类似物。

在一些实施例中，多个内连线如通孔112与线路114，可形成于第一层间介电层110中。通孔112可形成于第一层间介电层110与第一蚀刻停止层108中，以电性连接介电层104中的接点106，进而形成半导体装置100中的多层内连线。线路114可形成于第一层间介电层110中。通孔112与线路114可包含导电材料如铜。在一些实施例中，通孔112与线路114亦可包含阻障层及/或粘着层(未图示)，以避免扩散并提供通孔112与线路114至第一层间介电层110的第一介电物的粘着性。阻障层的组成可为一或多层的钛、氮化钛、钽、氮化钽、或任何其他合适材料。

在一些实施例中，第一层间介电层110中的多个内连线(如通孔112与线路114)的间距小于约40nm，比如小于40nm、介于1nm至40nm之间、介于5nm至40nm之间、介于10nm至40nm之间、介于15nm至40nm之间、介于20nm至40nm之间、介于25nm至40nm之间、或介于30nm至40nm之间。在一些实施例中，第一层间介电层110中多个内连线的间距介于约28nm至约39nm之间，比如介于28nm至39nm之间。在一些实施例中，第一层间介电层110中多个内连线的间距为约28nm(如28nm)、约20nm(如20nm)、约16nm(如16nm)、约12nm(如12nm)、约10nm(如10nm)、约7nm(如7nm)、约5nm(如5nm)、或约3nm(如3nm)。应理解介电层弯曲可能与内连线间距相关，因为在填隙制程前，较小的内连线间距可能需要较高的介电物硬度以支撑内连线开口。因此在一些实施例中，第一层间介电层110的第一介电物其硬度与介电常数，可视第一层间介电层110中的内连线间距而改变。在一些实施例中，第一介电物的硬度为至少约3gpa，可减少内连线间距为约40nm时的介电层弯曲。在一些实施例中，第一层间介电层110中的内连线间距介于28nm至39nm之间，第一层间介电层110中的第一介电层空间介于14nm至20nm之间，且第一层间介电层110中的第一介电物其高宽比为3.8。此外，一些实施例中的第一介电物其介电常数介于2.0至3.2之间，且第一介电物其硬度介于3gpa至7gpa之间。

在一些实施例中，第二蚀刻停止层116形成于第一层间介电层110上，以保护第一层间介电层110、通孔112、与线路114免于被后续制程损伤，并提供用于后续蚀刻制程的控制点。在一些实施例中，第二蚀刻停止层116的组成可为氮化硅、氮氧化物、碳化物、硼化物、上述的组合、或类似物。第二蚀刻停止层116的厚度可介于约至约之间，比如约

在一些实施例中，第二层间介电层118位于第二蚀刻停止层116上。与第一层间介电层110类似，第二层间介电层118可具有硬度提升的低介电常数的介电层，如此处所述的第一介电物。在一些实施例中，第二层间介电层118中的第二介电物其材料性质，可与第一层间介电层110的第一介电物其材料性质名义上相同。举例来说，第一层间介电层110的第一介电物其介电常数与硬度，可分别与第二层间介电层118的第二介电物其介电常数与硬度名义上相同。

在一些实施例中，第二层间介电层118中的第二介电物其材料性质，可与第一层间介电层110的第一介电物其材料性质不同。举例来说，第一层间介电层110与第二层间介电层118的内连线间距可不同，因为第一层间介电层110与第二层间介电层118位于半导体装置的不同层中(相对于基板的垂直高度不同)。第二层间介电层118中的内连线(未图示)其间距，可大于第一层间介电层110中的内连线其间距。因此第二层间介电层118中的第二介电物硬度可小于第一层间介电层110中的第一介电物硬度。在另一例中，第一层间介电层110中的第一介电物与第二层间介电层118中的第二介电物可具有不同的介电常数及/或硬度。

图2a至图2f是一些实施例中，制作部分的例示性半导体装置200的剖视图。在图2a中，部分制作的半导体装置200包含第一蚀刻停止层108与第一层间介电层110于基板(未图示)上。可进行光刻步骤与一系列的蚀刻步骤，以形成开口用于第一蚀刻停止层108与第一层间介电层110中的内连线。沉积硬遮罩层202于第一层间介电层110上，接着涂布光刻胶204于硬遮罩层202上。硬遮罩层202可包含金属膜，比如但不限于铬或氮化钛。

如图1所示的一些实施例，第一层间介电层110包含第一介电物，其介电常数顶多为约3.3，且其硬度为至少约3gpa。第一介电物的形成方法可为采用前驱物与氧气的膜沉积制程，比如化学气相沉积制程。举例来说，前驱物包含四乙氧基硅烷、甲基二乙氧基硅烷、硅烷、烷基硅烷(如三甲基硅烷或四甲基硅烷)、烷氧基硅烷(如甲基三乙氧基硅烷、甲基三甲氧基硅烷、甲基二甲氧基硅烷、三甲基甲氧基硅烷、或二甲基二甲氧基硅烷)、线性硅氧烷或环状硅氧烷(如八甲基环四硅氧烷或四甲基环四硅氧烷)、或任何上述的组合。在一些实施例中，cxhy基可合并至前驱物(如四乙氧基硅烷)中，或者在化学气相沉积时加上分开的前驱物(比如c3h8或原子转移自由基聚合)。在一例中，前驱物包含三甲基硅烷/四甲基硅烷(si-(cxhy)z，x＝1～10，y＝2～30，z＝1～4或氧埋置)。在另一例中，前驱物包含si-o埋置的四乙氧基硅烷/甲基二乙氧基硅烷。在另一例中，前驱物包含si-c-si埋置的双(三乙氧基硅基)乙烷。在一些实施例中，致孔剂未用于化学气相沉积制程中。在一些实施例中，等离子体增强化学气相沉积用于沉积第一介电物，以增加化学气相沉积制程的沉积速率。应理解用于形成第一介电物的膜沉积制程可为任何其他合适制程，比如原子层沉积、等离子体增强原子层沉积、电子束辅助沉积、分子束外延、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、电镀、及/或上述的组合。

在一些实施例中，第一层间介电层110的第一介电物其沉积方法采用等离子体增强化学气相沉积。在沉积时的等离子体增强化学气相沉积腔室温度，可介于约100℃至约500℃之间(如介于100℃至500℃之间)。为控制第一介电物的硬度到至少3，等离子体增强化学气相沉积腔室中前驱物的第一流速与氧气的第二流速之间的比例为至少约25(如25)。在一些实施例中，流速比例介于约25至约100之间，比如介于25至100之间、介于35至100之间、介于45至100之间、介于55至100之间、介于65至100之间、介于75至100之间、介于85至100之间、介于95至100之间、介于25至90之间、介于35至90之间、介于45至90之间、介于55至90之间、介于65至90之间、介于75至90之间、介于85至90之间、介于25至80之间、介于35至80之间、介于45至80之间、介于55至80之间、介于65至80之间、介于75至80之间、介于25至70之间、介于35至70之间、介于45至70之间、介于55至70之间、介于65至70之间、介于25至60之间、介于35至60之间、介于45至60之间、介于55至60之间、介于25至50之间、介于35至50之间、介于45至50之间、介于25至40之间、介于35至40之间、或介于25至30之间。在一些实施例中，流速比例为约50(如50)。

在一些实施例中，增加流速比例(比如增加至高于25)，可能使等离子体增强化学气相沉积时产生的电弧增加。在一些实施例中，为减少沉积第一层间介电层110的第一介电物时产生的电弧，射频放电功率最大为约600w。在一些实施例中，射频放电功率介于约200w至约600w之间，比如介于200w至600w之间、介于300w至600w之间、介于400w至600w之间、介于500w至600w之间、介于200w至500w之间、介于300w至500w之间、介于400w至500w之间、介于200w至400w之间、介于300w至400w之间、或介于200w至300w之间。在一些实施例中，为减少在沉积第一层间介电层110的第一介电物时产生的电弧，前驱物的第一流速与氧气的第二流速的总流速最大为约5000sccm。在一些实施例中，总流速介于约1500sccm至约5000sccm之间，比如介于1500sccm至5000sccm之间、介于2500sccm至5000sccm之间、介于3500sccm至5000sccm之间、介于4500sccm至5000sccm之间、介于1500sccm至4000sccm之间、介于2500sccm至4000sccm之间、介于3500sccm至4000sccm之间、介于1500sccm至3000sccm之间、介于2500sccm至3000sccm之间、或介于1500sccm至2000sccm之间。

在一些实施例中，以波长介于150nm至400nm的紫外线波长进行紫外线硬化，且硬化制程的压力介于1torr至50torr之间，其温度介于100℃至500℃之间，且其制程环境的气体为氦气、氩气、氮气、及/或氢气。在一些实施例中，在沉积第一介电物之后亦可进行热处理与等离子体处理，其处理温度介于100℃至500℃之间，且处理环境的气体为氦气、氩气、氮气、氢气、一氧化碳、二氧化碳、及/或一氧化二氮气体。在一些实施例中，在沉积第一介电物后的可进行电子束处理，其处理温度介于约100℃至500℃之间，其处理压力介于0.01mtorr至100mtorr之间，且处理环境的气体为氦气、氩气、氮气、氢气、一氧化碳、二氧化碳、及/或一氧化二氮。

在图2b中，曝光并图案化遮罩层202上的光刻胶204，以形成图案化光刻胶206。图案化光刻胶206可用于露出部分制作的半导体装置200其将形成内连线的区域，并保护不形成内连线的其他区域。用于制作图案化光刻胶206的光刻光刻遮罩，其间距可与即将形成于部分制作的半导体装置200其第一层间介电层110中的内连线间距名义上相同。在一些实施例中，图案化掩模206的间距可定义部分制作的半导体装置200其第一层间介电层110中，即将形成的内连线间距。

在图2c中，采用图案化光刻胶206作为遮罩，并蚀刻硬遮罩层202以形成图案化硬遮罩层208。以湿蚀刻或干蚀刻制程移除图案化光刻胶206未覆盖的硬遮罩层202其露出区域，并保留图案化掩模206覆盖的硬遮罩层202为图案化硬遮罩层208。蚀刻制程可采用干蚀刻制程如反应性离子蚀刻或其他合适制程。在一些实施例中，蚀刻制程可采用湿式化学蚀刻制程。

另一蚀刻制程采用图案化硬遮罩层208作为遮罩，并移除第一层间介电层110的露出区域与第一蚀刻停止层108以形成孔洞210，并停止于下方接点(未图示)上。蚀刻制程亦移除第一层间介电层110的露出区域以形成沟槽212，并止于第一层间介电层110中。在一些实施例中，蚀刻制程对第一层间介电层110与第一蚀刻停止层108具有高选择性。在一些实施例中，用于形成沟槽212的蚀刻制程可在预定时间后自动停止。在预定时间后终止的蚀刻制程，可称作“定时蚀刻”。举例来说，“终点”的蚀刻制程是于形成孔洞210时，在检测到直接位于蚀刻层下的层状物时，即自动停止蚀刻制程。由于第一蚀刻停止层108与下方层的接点组成为不同材料，因此可能检测到蚀刻终点。如此一来，第一蚀刻停止层108与下方层对给定的蚀刻化学物质可具有不同蚀刻速率。由于蚀刻制程可用于蚀刻不同材料(比如第一层间介电层110与第一蚀刻停止层108)，因此需要不同的蚀刻化学物质。例示性的蚀刻化学物质可包含溴化氢、氦气、氧气、与氯气的组合。除了蚀刻化学物质以外，可调整其他蚀刻制程参数如流速、温度、与压力。这些参数可用以控制蚀刻速率、蚀刻轮廓、一致性、与类似条件。

在图2d中，进行填隙制程以将导电材料填入孔洞210与沟槽212中。在沉积导电材料216之前，先沉积阻障层214以覆盖部分制作的半导体装置200其场区、孔洞210与沟槽212的侧壁、以及沟槽212的下表面。阻障层214的组成可为一或多层的钛、氮化钛、钽、氮化钽、或任何其他合适的材料，且其形成方法可为化学气相沉积及/或物理气相沉积。导电材料216如铜、钴、铝、石墨烯、或任何其他合适的导电材料，可沉积于阻障层214上。导电材料216的沉积方法可为化学气相沉积、物理气相沉积、电镀制程、无电电镀制程、或任何其他合适的沉积制程。在沉积导电材料216之前，可沉积晶种层(未图示)于阻障层214上，端视导电材料216的材料而定。

在图2e中，移除导电材料216至一深度，以到达或几乎到达第一层间介电层110的上表面。可移除图案化光刻胶206与图案化硬遮罩层208以露出第一层间介电层110。在一些实施例中，可在形成阻障层214之前移除图案化光刻胶206及/或图案化硬遮罩层208。导电材料216、图案化光刻胶206、与图案化硬遮罩层208的移除方法可为化学机械研磨、干蚀刻、湿蚀刻、或任何其他合适的移除技术。

在图2f中，沉积第二蚀刻停止层116于第一层间介电层110上，并沉积第二层间介电层118于第二蚀刻停止层116与第一层间介电层110上。形成第二蚀刻停止层116的制程可与形成第一蚀刻停止层108的制程名义上相同。第二层间介电层118包含第二介电物。在一些实施例中，形成第二层间介电层118的制程可与形成第一层间介电层110的制程名义上相同，因此第二层间介电层118的第二介电物其材料性质(如介电常数与硬度)可与此处详述的第一层间介电层110的第一介电物其材料特性名义上相同。

在一些实施例中，形成第二层间介电层118的制程可不同于形成第一层间介电层110的制程，端视将形成于第二层间介电层118中的内连线间距而定。因此第二层间介电层118的第二介电物其材料性质(如介电常数与硬度)不同于第一层间介电层110的第一介电物其材料性质。举例来说，第二介电物可不同于第一介电物，且第二介电物的介电常数最大为约3.3，而硬度为至少约3gpa。在一些实施例中，第二层间介电层118的第二介电物硬度小于第一层间介电层110的第一介电物硬度。在一些实施例中，第二层间介电层118的第二介电物硬度可小于3gpa，即可非本公开实施例的硬度提升的介电层。

图3是一些实施例中，腔室中的射频放电功率与流速之间的比例与压力，将有关于产生电弧。在图3中，每一实心点代表产生电弧的沉积，而每一空心点表示不产生电弧的沉积。图3中的网点区指的是“电弧区”，而其他区为“非电弧区”。在一些实施例中，增加沉积压力及/或减少射频功率与流速之间的比例，可让沉积远离图3中的电弧区。

图4是一些实施例中，用于形成层间介电层的例示性设备400的剖视图。设备400可用于沉积硬度提升的低介电常数介电物于层间介电层中，比如此处所述的第一层间介电层110与第二层间介电层118。设备400可为化学气相沉积机台(如等离子体增强化学气相沉积机台)、原子层沉积机台(如等离子体增强原子层沉积机台)、电子束辅助沉积机台、或任何其他合适的机台以用于膜沉积。设备400可包含腔室401、气体输入区403、与控制器405。腔室401可维持真空、承载基板102(与其上方的层状物如介电层104与第一蚀刻停止层108)于平台407上、并经由排气端409排出气体。此外，喷洒头411位于腔室401中，喷洒头411可连接至气体输入区403，其输送气体至喷洒头411。喷洒头411亦可经由气体管路415同时接收来自气体输入区403的多种气体。机构417可位于结构支撑、加热、并旋转基板102处。在一些实施例中，腔室401可设置以承载多个工件。

气体输入区403可位于设备400内部，比如源气体(如此处所述的前驱物与氧气)的瓶子、替代气体源、连接至外部气体分布区的阀系统、或类似物。在另一实施例中，气体输入区403可位于设备400外部。喷洒头411可接收多种气体，并输送气体至腔室401。

控制器405可为任何合适的微处理单元，包含设备400内部或外部的计算机。控制器405可经由连接器419控制流入喷洒头411的气体。此外，控制器405可经由连接器421控制温度、基板102的旋转、腔室401的真空及/或泵送、与类似参数。

在一些实施例中，设备400为等离子体增强化学气相沉积机台、等离子体增强原子层沉积机台、或任何等离子体增强的沉积机台。设备400可包含射频源413，以在沉积时产生等离子体于腔室401中。控制器405亦可在沉积时，控制射频源413产生的射频放电功率。

在一些实施例中，控制器405控制气体输入区403，以将前驱物与氧气导入(比如同时导入)腔室401。举例来说，导入的前驱物流速可介于约1440sccm至约4950sccm之间(比如约2942scc)，而导入的氧气流速可介于约50sccm至约60sccm之间(比如约58sccm)。在一些实施例中，控制器405控制气体输入区403，使前驱物与氧气的总流速介于1500sccm至5000sccm之间(如3000sccm)，并使前驱物与氧气的流速比例介于25至100之间(比如50)。在一些实施例中，控制器405控制射频源413产生等离子体，其射频放电功率介于200w至600w之间，比如400w。

图5是一些实施例中，形成半导体装置的例示性方法500的流程图。在方法500的多种步骤之间可进行其他步骤，但为清楚说明而省略其他步骤的内容。具有层间介电层(含有硬度提升的低介电常数介电物)的半导体装置制程，并不限于例示性方法500。

一开始进行方法500的步骤502，以提供基板。基板可为掺杂或未掺杂的基体硅基板，或绝缘层上硅基板。以图1为例，前段制程与中段制程的结构如主动装置、介电层104、与接点106可形成于基板102上。第一蚀刻停止层108亦可形成于基板102上。

接着进行方法500的步骤504，以沉积第一层间介电层于基板上。第一层间介电层可包含掺杂碳的氧化硅组成的介电物。在一些实施例中，介电物的介电常数最大为约3.3，且介电物的硬度为至少约3gpa。在一些实施例中，介电物的介电常数介于约2.9至约3.2之间，比如约3。在一些实施例中，介电物硬度介于约3gpa至约7gpa之间，比如约5gpa。在一些实施例中，介电物对波长为633nm的光的折射率为至少约1.42(比如介于约1.42至约1.48之间)。在一些实施例中，介电物密度为至少约1.6g/cm³，比如介于约1.6g/cm³至约1.9g/cm³之间。举例来说，第一层间介电层可为图1中的第一层间介电层110或第二层间介电层118。

在一些实施例，步骤504可包含两个步骤以用于沉积第一层间介电层。首先，将前驱物与氧气导入沉积腔室(如腔室401)中。前驱物的第一气体流速与氧气的第二气体流速之间的比例，可为至少约25，而第一流速与第二流速的总流速最大为约5000sccm。在一些实施例中，流速比例介于约25至约100之间，而总流速介于约1500sccm至约5000sccm之间。腔室温度介于约100℃至约500℃之间。以图4为例，控制器控制气体输入区403以将前驱物与氧气同时导入腔室401。控制器405亦可控制流速比例与总流速，如此处所述。

再者，提供的射频放电功率最大为600w。在一些实施例中，射频放电功率介于约200w至约600w之间。以图4为例，控制器405控制射频源413以提供此处所述的射频放电功率，可在沉积第一层间介电层的硬度提升的低介电常数介电物时，产生等离子体于腔室401中。通过控制流速及/或射频放电功率如此处所述，可减少或消除在进行方法500中的步骤时产生的电弧。

接着进行方法500的步骤506，以蚀刻开口于第一层间介电层中。开口可包含通孔掰口与沟槽，其可蚀刻穿过第一层间介电层的所有厚度或一些厚度。

接着进行方法500的步骤508，以沉积内连线于开口中，内连线间距最大可为约40nm。在一些实施例中，内连线间距介于约28nm至约39nm之间，比如约28nm。举例来说，内连线可包含图1中的通孔112与线路114。

接着进行方法500的步骤510，以沉积第二层间介电层于第一层间介电层上。在一些实施例中，第二层间介电层包含的第二介电物其介电常数与第一层间介电层包含的第一介电物其介电常数不同，而第二层间介电层包含的第二介电物其硬度与第一层间介电层包含的第一介电物其硬度不同。在一些实施例中，第二层间介电层包含的第二介电物其介电常数与第一层间介电层包含的第一介电物其介电常数名义上相同，而第二层间介电层包含的第二介电物其硬度与第一层间介电层包含的第一介电物其硬度名义上相同。

在本公开一些实施例中，层间介电层中硬度提升的低介电常数介电层可减少或消除开口中的介电层弯曲。通孔弯曲为开口中的介电层弯曲的一例，即下方通孔诱导层间介电层中的开口(如沟槽)其侧壁弯曲。通孔弯曲会导致形成于沟槽中的内连线其关键尺寸改变，这可由阻障晶种沉积后检测的关键尺寸偏差所定量。在一些实施例中，此处所述的层间介电层中的硬度提升的低介电常数介电层，可让形成于层间介电层中的内连线在阻障晶种沉积后检测的关键尺寸偏差小于约3nm，比如小于0.1nm、小于0.2nm、小于0.3nm、小于0.4nm、小于0.5nm、小于0.6nm、小于0.7nm、小于0.8nm、小于0.9nm、小于1nm、小于1.5nm、小于2nm、小于2.5nm、小于3nm、任何上述数值的下限之间的任何范围、或任何两个上述数值定义的任何范围。

本公开多种实施例提供层间介电层中具有硬度提升的低介电常数的介电层其形成机制，以增加半导体结构中的机械强度。在一些实施例中，形成具有硬度提升的低介电常数的介电层的层间介电层。低介电常数的介电层硬度足以克服形成于层间介电层中的内连线(如线路与通孔)的开口(如沟槽与通孔洞)的介电层弯曲。在一些实施例中，硬度提升的低介电常数的层间介电层，其形成方法可为高碳沉积制程。举例来说，导入沉积腔识中的前驱物流速与氧气流速之间的比例，可为至少约25。在一些实施例中，通过调整层间介电层的沉积参数如射频放电功率与总流速，可避免一些等离子体增强制程中产生电弧，进而避免在高碳沉积制程时损伤半导体装置。

在一些实施例中，半导体装置包括：基板；与第一层间介电层，位于基板上。第一层间介电层包括第一介电物，第一介电物的介电常数小于约3.3，且第一介电物的硬度为至少约3gpa。半导体装置亦包含内连线，形成于第一层间介电层中。

在一实施例中，上述半导体装置的第一介电物的介电常数介于约2.9至约3.2之间。

在一实施例中，上述半导体装置的第一介电物的硬度介于约3gpa至约7gpa之间。

在一实施例中，上述半导体装置的第一介电物对波长为633nm的光的折射率小于约1.42。

在一实施例中，上述折射率介于约1.42至约1.48之间。

在一实施例中，上述半导体装置的第一介电物的密度为至少约1.6g/cm³。

在一实施例中，上述半导体装置的第一介电物的密度介于约1.6g/cm³至约1.9g/cm³之间。

在一实施例中，上述半导体装置的内连线的间距小于40nm。

在一实施例中，上述半导体装置的内连线的间距介于约28nm至约39nm之间。

在一实施例中，上述半导体装置还包括第二层间介电层，位于第一层间介电层上；以及蚀刻停止层，位于第一层间介电层与第二层间介电层之间。

在一实施例中，上述半导体装置的第二层间介电层的第二介电物的介电常数与第一层间介电层的第一介电物的介电常数相同；以及第二层间介电层的第二介电物的硬度与第一层间介电层的第一介电物的硬度相同。

在一实施例中，上述半导体装置的第二层间介电层的第二介电物的介电常数与第一层间介电层的第一介电物的介电常数不同；以及第二层间介电层的第二介电物的硬度与第一层间介电层的第一介电物的硬度不同。

在一实施例中，上述半导体装置的第一介电物的介电常数为约3，且第一介电物的硬度为约5gpa。

在一实施例中，形成于第一层间介电层中的内连线其关键尺寸偏差小于约3nm。

在一些实施例中，半导体装置的形成方法，包括：提供基板与沉积层间介电层于基板上。层间介电层包括介电物，介电物的介电常数小于约3.3，且介电物的硬度为至少约3gpa。上述方法亦包括蚀刻开口于层间介电层中；以及沉积内连线于开口中。

在一些实施例中，半导体装置的形成方法，包括提供基板与沉积层间介电层于基板上。形成层间介电层的步骤包括将第一流速的前驱物与第二流速的氧气导入腔室。第一流速与第二流速之间的比例为至少约25。第一流速与第二流速的总流速小于约5000sccm。形成层间介电层的步骤亦包括提供射频放电于腔室中，且射频放电的功率最大为约600w。上述方法亦包括蚀刻开口于层间介电层中；以及沉积内连线于开口中。

在一些实施例中，上述方法的第一流速与第二流速之间的比例介于约25至约100之间。

在一些实施例中，上述方法的第一流速与第二流速的总流速介于约1500sccm至约5000sccm之间。

在一些实施例中，上述功率介于约200w至约600w之间。

在一些实施例中，上述方法的腔室中的温度介于约100℃至约500℃之间。

应理解的是，详细说明的部分(而非摘要部分)用于说明申请专利范围。摘要部分可列出一或多个(而非全部的)例示性实施例，因此其非用于局限所附的申请专利范围。

上述实施例的特征有利于本技术领域中技术人员理解本公开实施例。本技术领域中技术人员应理解可采用本公开实施例作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或变动。