半导体器件和用于增强由半导体器件提供的接口的信号完整性的方法与流程

本发明涉及半导体器件，特别涉及具有新颖布置的导电迹线的半导体器件，用于增强传输性能和信号完整性。

背景技术：

在电子设备中，印刷电路板(pcb)用于使用从层压(laminated)到非导电芯基底上的金属板蚀刻的导电路径，导电迹线(例如，信号迹线或接地迹线)来机械地支撑和电连接电子部件。近年来，在半导体芯片封装设计中需要增加用于多功能芯片或存储器芯片的输入/输出(i/o)连接的数量。这将对印刷电路板(pcb)制造商造成压力，需要最小化导电迹线的宽度和空间，或增加pcb上的层数。用于传输对应于相同功能的信号的导电迹线需要以相同的方式布置和配置在pcb上。例如，用于传输存储器的地址/数据总线的导电迹线需要被布置和配置成并行的，并且导电迹线之间的间隔也小。然而，pcb上的相邻导电迹线可能导致串扰(crosstalk)或不期望的耦合问题，尤其是在高速应用中。因此，串扰或耦合问题可能不利地影响在导电迹线上传播的信号的质量，从而影响由pcb支持的电子元件的信号接收。

因此，期望优化导电迹线的布置以避免半导体器件的串扰或耦合问题。

技术实现要素：

提供了一种用于增强由半导体器件提供的接口(interface)的信号完整性(integrity)的半导体器件和方法。半导体器件的示例性实施例包括:基底(substrate)，管芯(die)和多个导电迹线。管芯安装在基底上。导电迹线布线在基底上并连接到管芯。多个导电迹线至少包括多个第一导电迹线和多个第二导电迹线。多个第二导电迹线耦接到预定电压以提供屏蔽特性。其中，所述多个第一导电轨迹和所述多个第二导电轨迹以基本上交错的方式被设置在所述基底上。

用于增强由半导体装置提供的接口的信号完整性的方法的示例性实施例包括：在半导体的基底上提供管芯，其中，根据外部设备的类型，管芯能够至少操作在第一模式和第二模式操作；交错的布置多个第一导电迹线和多个第二导电迹线，其中，所述多个第一导电迹线和所述多个第二导电迹线彼此交错；其中，所述第二导电迹线与预定电压耦接，以提供屏蔽特性；耦接所述多个第一导电迹线和所述多个第二导电迹线到所述管芯的相应接垫。

半导体器件的另一示例性实施例包括：基底，管芯和多个导电迹线。管芯被安装在所述基底上。多个导电迹线布线在所述基底上并且连接到所述管芯。所述导电迹线用于提供与外部设备连接的接口，并且根据耦接到所述管芯的所述外部设备的类型，所述管芯能够至少操作在第一模式和第二模式中，其中所述多个导电迹线至少包括多个第一导电迹线。当所述管芯被配置操作在所述第一模式，所述第一导电迹线用于执行双向信号传输，以及当所述管芯被配置操作在所述第二模式，所述第一导电迹线用于执行双向信号或单向信号传输。

半导体器件的另一示例性实施例包括：基底；管芯，安装在所述基底上；以及多个导电迹线，布线在所述基底上并且连接到所述管芯，其中，所述导电迹线用于提供与外部设备连接的接口，并且根据耦接到所述管芯的所述外部设备的类型，所述管芯能够至少操作在第一模式和第二模式中，其中所述多个导电迹线至少包括多个第一导电迹线，以及当所述管芯被配置操作在所述第一模式时，所述多个第一导电迹线用于执行双向信号传输，以及当所述管芯被配置操作在所述第二模式时，所述多个第一导电迹线用于执行单向信号传输，或者，当所述管芯被配置操作在所述第二模式时，所述多个第一导电迹线中的一部分用于执行单向信号传输，另一部分用于执行双向信号传输。

本发明提供的半导体器件和用于增强由半导体器件提供的接口的信号完整性的方法通过交错布置多个第一导电迹线和多个第二导电迹线，以便充分利用第二导电迹线提供的屏蔽特性，以减少串扰或不期望的耦合，增强信号完整性。

具体实施方式将参考附图在以下实施例中给出详细描述。

附图说明

通过参考附图并阅读随后的详细描述和实施例，可以更全面地理解本发明，其中，

图1示出基于本发明实施例的示例半导体器件100；

图2是示出基于本发明实施例提供的在存储器控制器和存储器设备之间的接口的框图；

图3a是示出基于本发明实施例提出的半导体器件所提供的接口的一示例性接垫布置的示意图；

图3b是示出基于本发明实施例提出的半导体器件所提供的接口的另一示例性接垫布置的示意图；

图4a是基于本发明实施例示出的多个导电迹线的布置的示例性示意图；

图4b是基于本发明另一实施例示出的多个导电迹线的布置的另一示例性示意图；

图4c是基于本发明又一实施例示出的多个导电迹线的布置的又一示例性示意图；

图5a是基于本发明实施例示出的接口的一部分导电迹线的布局的示例性示意图；

图5b是基于本发明实施例示出的具有相应的接垫布置的接口的一部分导电迹线的布局的示例性示意图；

图6是基于本发明实施例的用于增强半导体器件提供的接口的信号完整性的方法示例流程图。

具体实施方式

以下描述是实现本发明的最佳方案。进行该描述是为了说明本发明的一般原理，而不应被视为具有限制意义。本发明的范围通过参考所附权利要求而确定。

图1是基于本发明实施例示出的示例半导体器件100。半导体器件100包括基底(substrate)110，安装在基底110上的管芯(die)120和在基底110上布线并经由相应的接垫1501-150x连接到管芯120的多个导电迹线1901-190x，其中x是正的整数。根据本发明的实施例，导电迹线1901-190x(伴随相应的接垫1501-150x)被配置为提供用于与外部设备(未示出)连接的接口，该外部设备可以经由焊球1701-170x耦接到管芯120的相应接垫1501-150x。管芯120可以是用于控制对外部设备的访问的控制器设备。根据本发明实施例，管芯120可以是组合设计，其能够支持不同类型或不同世代的外部设备的控制操作。在一个实施例中，管芯120可以是能够访问与其耦接的不同类型或不同世代的存储器设备的存储器控制器。因此，在本发明实施例中，管芯120能够根据与其耦接的外部设备的类型以至少操作在第一模式和第二模式，并且半导体器件100能够支持经由接口对至少两种类型的外部设备的访问操作的控制。

根据本发明实施例，管芯120可以至少包括驱动模块130，控制电路160和多个接垫1501-150x。控制电路160接收要提供给外部设备的数据dout和用于指示关于外部设备类型的信息的指示信号info，并根据数据dout和指示信号info，向驱动模块130提供多个控制信号ctrl1-ctrlx。在一些实施例中，数据dout和指示信号info是从管芯120的电路(例如，存储器，寄存器，处理器或其他功能电路)或管芯120外部的设备获得的。

根据本发明实施例，管芯120的一些接垫能够支持双向(bidirectional)信号传输和单向(unidirectional)信号传输。驱动模块130可以包括耦接到管芯120的相应接垫的多个驱动单元du1-dux。例如，驱动单元du1与接垫1501耦接，驱动单元du2与接垫1502耦接，等等。在该实施例中，驱动单元du1-dux中的一个或多个可以具有相同的电路和结构。使用驱动单元dun作为示例，驱动单元dun可以包括：发送器驱动电路tx，用于驱动将由相应的接垫150n输出的信号，以及接收器驱动电路rx，用于驱动从相应的接垫150n接收的信号。

图2是示出根据本发明实施例的在存储器控制器和存储器设备之间提供的接口的示例性框图。在被封装之后，存储器控制器200可以由管芯120(半导体器件100)实施。存储器设备250可以是动态随机存取存储器(dram)设备，例如低功率双倍数据速率类型iii(lowpowerdoubledataratetypeiii，lpddr3)存储器，低功率双倍数据速率类型iv(lowpowerdoubledataratetypeiv，lpddr4)存储器，双倍数据速率(doubledatarate，ddr)存储器，或任何其他后续产品。在本发明实施例中，存储器控制器200是组合设计，其能够控制访问lpddr3，lpddr4和ddr存储器设备中的至少两个或兼容存储器设备的任何其他组合的访问操作。

除了电源vdd之外，在存储器控制器200和存储器设备250之间提供的接口可以包括时钟传输路径，数据传输路径和命令信号传输路径。例如，数据总线dq可用于传输11比特信号，包括8比特的数据信号dqs，2比特的选通(strobe)信号dqs和dqsb以及1比特掩模(mask)信号dqm(图2中未示出)。命令总线cmd可以用于发送命令信号cmds，其中所需的命令信号的数目可以根据存储器设备的类型而变化。时钟总线可用于传输一对互补时钟信号clk和clkb。

图3a是示出根据本发明实施例的由所提出的半导体器件提供的接口的示例性接垫布置的示意图。接垫布置300a适用于具有相对高数据传输速率的外部设备，例如lpddr4。根据本发明实施例，接口可以包括两个通道cha和chb。每个通道配置为传输两个字节(byte)的数据(b0和b1)和多个命令，其中，多个命令可以包括位置信号。根据本发明实施例，用于连接到命令总线cmd的接垫设置在用于连接到数据总线dq的接垫之间。在图3a中，还示出了接口的迹线布置，其中(1)和(m)分别表示不同的迹线布置。为了增强由所提出的半导体器件提供的接口的信号完整性，屏蔽迹线(shieldingtrace)与用于传输数据信号的信号迹线交错(将在以下段落中更详细地讨论)。例如，在标记为(1)的迹线布置中，信号迹线被屏蔽迹线包围。一条信号迹线被设置位于两条屏蔽迹线之间，且该两条屏蔽迹线耦接在一起以至少部分包围该信号迹线，或者该两条屏蔽迹线分别与底部的屏蔽迹线耦接以至少部分包围该信号迹线，以提供屏蔽特性/效果(pattern)，从而获得更好的屏蔽效果。在标记为(m)的迹线布置中，m个信号迹线可以被设置位于两条屏蔽迹线之间，且该两条屏蔽迹线耦接在一起以至少部分包围该信号迹线，或者该两条屏蔽迹线分别与底部的屏蔽迹线耦接以至少部分包围该信号迹线，以提供屏蔽特性/效果(pattern)，其中m是正整数并且大于1，例如两条屏蔽迹线之间设置有m个信号迹线。因此，在本发明实施例中，当间距(pitch)是固定的(也就是说，每两个相邻或两个最接近的导电迹线(例如屏蔽迹线或信号迹线)之间的间距或距离是固定的)，标记为(1)的迹线布置中的屏蔽迹线比标记为(m)的迹线布置中的屏蔽迹线密集。

图3b是示出根据本发明实施例的由所提出的半导体器件提供的接口的另一示例性接垫布置的示意图。接垫布置300b适用于具有正常数据传输速率的外部设备，例如lpddr3。根据本发明实施例，接口被配置为发送四个字节的数据(b0，b1，b2和b3)和多个命令。根据本发明实施例，两个命令总线(cmd0和cmd1)被设置成彼此相邻，并且不被数据总线dq分隔开。由于所提出的半导体器件是能够支持不同类型的外部设备的组合设计，例如在该实施例中的lpddr3和lpddr4，布线在基底上的导电迹线的布置是固定的并且被不同类型的外部设备共享。因此，图3b中的迹线布置(1)和(m)的顺序与图3a中的相同。

应该注意的是，尽管图3a和图3b中所示的迹线布置的顺序是(1)(m)(1)(1)(m)(1)，本发明不限于此。基于本发明的概念，为了增强以高数据传输速率传输的传输性能和数据信号的信号完整性，迹线布置(1)优选地被配置用于将连接到数据总线dq的接垫，以用于数据传输，尤其用于高速数据传输。关于此，在实际设计中，迹线布置的顺序可以与图3a和图3b中所示的不同，并且迹线布置的顺序可随着接垫布置的变化而变化。因此，图3a和图3b中所示的迹线布置的顺序仅仅是各种可能实施方式中的例子，并且仅用于说明的目的，本发明不应限于此。

根据本发明的实施例，半导体器件100的导电迹线可以至少包括：被配置为传输数据信号的多个信号迹线(第一导电迹线)和多个屏蔽迹线(第二导电迹线)。屏蔽迹线耦接到预定电压以提供屏蔽特性，其中预定电压可以是地电压或者直流电压。如上所述，对于不同的总线，迹线布置可以是不同的。例如，对于基底上的一部分总线或区域，信号迹线(第一导电迹线)和屏蔽迹线(第二导电迹线)以基本上交错的方式设置在基底上。如上所述的标记为(1)的迹线布置是交错方式的一个示例性实施方式。通过迹线布置类型(1)，信号迹线(第一导电迹线)和屏蔽迹线(第二导电迹线)彼此交错。另一方面，对于基底上的其他总线或区域，可以应用迹线布置类型(m)。因此，在本发明实施例中，当导电迹线以固定间距布置时，屏蔽迹线的密度对于不同的总线将是不同的，或者在不同的区域中屏蔽迹线的密度是不同的。也就是说，对于采用迹线布置类型(1)的总线或区域，屏蔽迹线布置的比采用迹线布置类型(m)的其他类型更密集。因此，对于半导体器件100，在基底上可以存在至少两种不同的迹线布置图案(例如图4a，4b和4c中所示的图案，这将在以下段落中讨论)。

根据本发明实施例，由屏蔽迹线提供的屏蔽特性可以由接地信号，功率信号或随机信号形成。例如，屏蔽迹线可以耦接到地电平或dc电压电平。在一些实施例中，屏蔽迹线是接地迹线。下面将描述屏蔽迹线(为了简化以下段落将称为接地迹线)和信号迹线的布置的几个实施例。

图4a是示出根据本发明实施例的多个导电迹线的布置的示例性示意图。图4a所示出的迹线布置是迹线布置(1)类型的例子。如图4a所示，信号迹线st和接地迹线gt彼此交错以形成基本上交错的图案。两个相邻的信号迹线st被一个接地迹线gt分隔开，或者每个信号迹线st被置于两个接地迹线gt之间，使得两个接地迹线gt耦接在一起以至少部分包围该信号迹线st，或者该两条接地迹线gt分别与底部的接地迹线耦接以至少部分包围该信号迹线st。在该实施例中，迹线布置图案可以是gsgsgsg，其中g表示接地迹线，s表示信号迹线。

在本发明的一个实施例中，图4a所示出的布置可以被配置用于传输数据信号的信号迹线，例如数据比特信号dqs。也就是说，在本发明的一个实施例中，接地迹线gt与用于传输数据比特信号dqs的信号迹线交错。因此，在该实施例中，用于传输一个字节数据的不同比特的信号迹线将被接地迹线gt彼此分离。

需要注意的是，在本发明的实施例中，交错的接地迹线gt可以共同耦接到一个或多个地(ground)接垫，并且基于芯片设计确定地接垫的数量。因此，本发明不应限于此。

图4b是示出根据本发明另一实施例的多个导电迹线的布置的另一示例性示意图。图4b中的迹线布置是迹线布置类型(1)的另一例子，或者可以被视为迹线布置类型(1)的变型。如图4b所示，信号迹线st和接地迹线gt以基本上交错的方式布置。一对信号迹线st(第三导电迹线)放置在两个接地迹线gt之间。对于剩余的信号迹线st，两个相邻的信号迹线st被一个接地迹线gt分隔开，或者，每个剩余的信号迹线st被置于两个接地迹线gt之间。在该实施例中，迹线布置图案可以是gsg与gssg的组合，其中g表示接地迹线，s表示信号迹线。

在本发明的一个实施例中，图4b中所示的布置可以被配置用于传输数据信号和时钟信号的信号迹线，其中可以利用没有接地迹线gt设置于期间的信号迹线对st来传输一对差分时钟信号，例如如前所述的时钟信号dqs和dqsb。由于时钟信号dqs和dqsb是一对差分信号，因此这两个相邻迹线之间的串扰(crosstalk)或耦合较小(minor)。因此，在用于传输差分时钟信号的一对信号迹线st之间进一步布置接地迹线没有显著的益处。然而，应该注意，仍然可以使用图4a中所示的布置来在用于传输差分时钟信号的一对信号迹线st之间布置接地迹线，并且本发明不应限于此。

图4c是示出根据本发明又一实施例的多个导电迹线的布置的又一示例性示意图。图4c所示出的迹线布置是迹线布置类型(m)的例子。如图4c所示，一组信号迹线st位于两个接地迹线gt之间，且两个接地迹线gt耦接在一起以至少部分包围该组信号迹线st，或者两个接地迹线gt与底部的接地迹线耦接以至少部分包围该组信号迹线st。例如，每组信号迹线st(例如，两个或三个(或多于三个)信号迹线st可以形成一组)被接地迹线gt包围，或者每个接地迹线gt被置于两组信号迹线(例如，一组两个信号迹线st和一组三个(或多于三个)信号迹线st)之间。

在本发明的一个实施例中，图4c中所示的布置可以被配置用于传输命令信号的信号迹线。在该实施例中，迹线布置图案可以是gssg，gsssg或gs..sg。其中g表示接地迹线，s表示信号迹线。

图5a是示出根据本发明实施例的接口的导电迹线的一部分的布局示例图。在该实施例中，还示出了在导电迹线上传输的信号。图5a所示的由接口传输的信号布置被设计用于具有相对高数据传输速率的外部设备，例如lpddr4。如图5a所示，用于传输数据比特dqs的信号迹线全部被传输接地信号gnd的接地迹线彼此隔开。另外，用于传输掩模信号dqm的每个信号迹线也放置在两个接地迹线之间。在一些实施例中，用于传输数据比特dqs和掩模信号dqm的信号迹线还可以基本上被接地迹线围绕。用于传输差分时钟信号dqs和dqsb的这对信号迹线位于两个接地迹线之间。在一些实施例中，用于传输差分时钟信号dqs和dqsb的信号迹线对可以进一步基本上被接地迹线围绕。

在该实施例中，如前所述，存在为数据总线dq配置的用于传输11比特信号的11个信号迹线，并且在11个信号迹线的两侧插入11个接地迹线以执行地屏蔽。

关于用于传输命令信号cmds的信号迹线，可以采用迹线布置(m)。如图5a所示，接地迹线被插入到用于传输命令信号cmds的两个或三个信号迹线的两侧。需要注意的是，在一些实施例中，一个接地迹线可以分支成若干接地迹线。如图5a所示，沿水平方向延伸的底部接地迹线被分支成沿垂直方向向上延伸的若干接地迹线(第一层接地迹线)，并且第一层接地迹线的一部分进一步分支成沿垂直方向以一定的预定角度向上延伸的若干接地迹线(第二层接地迹线)。

进一步需要注意的是，在一些实施例中，导电迹线沿着一方向以固定间距布置，其中，该方向与导电迹线以在一个或者多个区域中延伸的方向垂直，例如图5a中所示的区域a和b。

图5b是示出根据本发明实施例的具有相应接垫(pad)布置的接口的导电迹线的一部分的布局的示例图。在该实施例中，还示出了经由相应接垫在导电迹线上传输的信号。图5b中所示出的由接口传输的信号的布置被设计以用于具有正常数据传输速率的外部设备，例如lpddr3。如上所述，布线在基底上的导电迹线的布置是固定的且被不同类型的外部设备共享。所以，图5a和图5b所示出的布局是相同的，图5a和图5b之间的差异是被配置为通过接口来传输的信号的布置。

如图5b所示，基于图5a中用于传输针对lpddr4的11比特信号的数据总线dq的位置所布置的至少一部分信号迹线，现在被配置用于传输命令信号的命令总线cmd，例如命令信号ca2,ca3,ca4,ca5,ca6,ca7,ca8和ca9(其中，ca表示地址信号)。在一具体的实施方式中，图5a中用于传输针对lpddr4的11比特信号的数据总线dq的位置所布置的一部分信号迹线现在被配置成用于传输命令信号的迹线，另一部分信号迹线被配置成用于传输数据信号的迹线。此外，基于图5a中用于传输针对lpddr4的命令信号的命令总线cmd的位置所布置的信号迹线，现在被配置用于传输其他命令信号和时钟信号，例如命令信号ca1,芯片选择命令信号cs1,ca0和芯片选择命令信号cson，时钟启用命令信号cke0,cke1。在当前的图5a和图5b所示出的例子中，时钟信号clk_c和clk_t的位置可以维持不变。在其他的例子中，基于图5a中用于传输针对lpddr4的命令信号的命令总线cmd的位置所布置的信号迹线，有些也可以被配置来传输时钟信号clk_c和clk_t。

如上所述的，在本发明的实施例中，管芯120能够根据与其耦接的外部设备的类型，至少操作在第一模式和第二模式，并且半导体器件100能够支持经由接口对至少两种类型的外部设备的访问操作的控制。控制电路160经由指示信号info获得关于外部设备类型的信息。根据本发明实施例，当指示信号info指示高速率设备(例如lpddr4)耦接到管芯120，控制电路160可以执行相应的配置，以配置管芯120操作在第一模式，并且根据外部设备的相应引脚(pin)/接垫(pad)的布置，配置接口的引脚/接垫。需要注意的是，除了引脚/接垫配置，控制电路160可以进一步根据外部设备的类型调整相应的通信协议并且相应的切换要执行的固件/软件程序。

在另一方面，当指示信号info指示正常速率设备(例如lpddr3)耦接到管芯120时，控制电路160可以执行相应的配置，以配置管芯120操作在第二模式，并且根据外部设备的相应引脚/接垫的布置，配置接口的引脚/接垫。需要注意的是，除了引脚/接垫配置，控制电路160可以进一步根据外部设备的类型调整相应的通信协议并且相应的切换要执行的固件/软件程序。

根据本发明实施例，当管芯120被配置操作在第一模式中，一些导电迹线(例如应该用于在第一模式中传输数据信号dqs的信号迹线)被配置来执行双向信号传输。在另一方面，当管芯120被配置操作在第二模式中，一些导电迹线(例如应该用于在第二模式中传输命令信号cmds的信号迹线)被配置来执行单向(unidirectional)信号传输。其中，当管芯120被配置操作在第二模式中，一部分导电迹线被配置来执行单向信号传输，另一部分导电迹线被配置来执行双向信号传输。

更具体的，参考图5a，当管芯120被配置操作在第一模式中，用于发送数据信号dqs的最左边11个信号迹线中的至少一些被配置来在第一模式中执行双向信号传输。当外部设备的类型改变，并且管芯120被配置操作在第二模式中以响应于该改变，最左边11个信号迹线中的至少一些被配置来执行单向的信号传输，以在第二模式中传输命令信号cmds。具体的，当外部设备的类型改变，并且管芯120被配置操作在第二模式中以响应于该改变，最左边11个信号迹线中的一部分被配置来执行单向的信号传输，以在第二模式中传输命令信号cmds，而另一部分被配置来执行双向的信号传输，以在第二模式中传输数据信号。所以，在本发明的实施例中，信号迹线的双向和单向信号传输的功能是可配置的。

需要注意的是，在本发明的实施例中，除了差分时钟信号对，在相应的信号迹线上传输的信号是单端信号。此外，在相应的信号迹线上传输的信号都是数字信号，也就是说，两个电压电平或者两个状态被传输在相应的信号迹线上。

图6是基于本发明实施例的用于增强半导体器件所提供的接口的信号完整性的方法的示例流程图。根据本发明实施例，接口可以是存储器控制器芯片的接口，半导体器件可以被提供作为存储器控制器芯片，该存储器控制器芯片能够支持经由接口对至少两个类型的外部设备的访问操作的控制。首先，提供管芯以安装在半导体器件的基底上(步骤s602)。根据本发明的实施例，管芯能够根据外部设备的类型以至少操作在第一模式和第二模式。然后，提供多个第一导电迹线和多个第二导电迹线来耦接到管芯(步骤s604)。根据本发明的实施例，第二导电迹线将耦接到预定电压以提供屏蔽特性。然后，交错的布置多个第一导电迹线和多个第二导电迹线(步骤s606)。根据本发明的实施例，第一导电迹线和第二导电迹线如上所述的若干实施例彼此交错。然后，当第一导电迹线和第二导电迹线被布线在基底上时，第一导电迹线和第二导电迹线被连接到管芯的相应接垫(步骤s608)。

根据本发明实施例，该方法还可以包括提供多个第三导电迹线以耦接到管芯；交错的布置第三导电迹线和第二导电迹线，其中第三导电迹线位于两个第二导电迹线之间；当第三导电迹线被布线在基底上时，将第三导电迹线连接到管芯的相应接垫。

如上所述，半导体器件100可以在基底上具有不同的迹线布置图案，包括gsgsgsg，gsg结合gssg，gssg，gsssg或gs..sg，其中g表示接地迹线，s表示信号迹线。对于以最密集的方式布置接地迹线的迹线布置图案，接地迹线被放置在每个信号迹线的两侧以执行地屏蔽。

另外，关于管芯的操作模式配置，根据本发明实施例，该方法还可以包括：检测耦接到管芯的外部设备的类型，以确定是否配置管芯操作在第一模式或第二模式；当管芯被配置为操作在第一模式时，配置第一导电迹线以执行双向信号传输；当管芯被配置为操作在第二模式时，配置第一导电迹线以执行单向信号传输。具体的，当管芯被配置操作在第一模式中，多个第一导电迹线用于执行双向信号传输；当管芯被配置操作在第二模式中，多个第一导电迹线用于执行单向信号传输，或者，当管芯被配置操作在第二模式中，多个第一导电迹线中一部分执行单向信号传输，另一部分执行双向信号传输。

根据本发明另一个实施例，该方法还可以包括：检测耦接到管芯的外部设备的类型，以确定是否配置管芯操作在第一模式或第二模式；当管芯被配置操作在第一模式时，配置第一导电迹线来传输数据信号；当管芯被配置操作在第二模式时，配置第一导电迹线来传输命令信号。具体的，当管芯被配置操作在第一模式中，多个第一导电迹线用于传输数据信号；当管芯被配置操作在第二模式中，多个第一导电迹线用于传输命令信号，或者当管芯被配置操作在第二模式中，多个第一导电迹线一部分用于传输命令信号，另一部分用于传输数据信号。

通过所提出的迹线布置，以高数据传输速率传输的传输性能和数据信号的信号完整性可以被增强和改善。另外，由于所提出的半导体器件是能够支持不同类型的外部器件的组合设计，因此还可以实现在不同代的外部器件之间的半导体器件向前和向后兼容性。

在权利要求中使用诸如“第一”，“第二”，“第三”等的序数术语来修饰权利要求元素本身并不意味着一个权利要求元素优先于另一个权利要求的优先级，优先权或顺序，也不意味着执行方法的动作的时间顺序，但仅用作标号以将具有特定名称的一个权利要求元素与具有相同名称的另一个元素(但是用于使用序数术语)区分，以区分权利要求元素。

尽管已经通过示例并且根据优选实施例描述了本发明，但是应该理解，本发明不限于此。在不脱离本发明的范围和精神的情况下，本技术领域的技术人员仍可进行各种改变和修改。因此，本发明的范围应由所附权利要求及其等同物来限定和保护。