对重要区域加强防护的芯片顶层金属防护层布线方法与流程

本发明涉及芯片技术，信息安全等领域，具体讲,涉及对重要区域加强防护的芯片顶层金属防护层布线方法。

背景技术：

目前，信息安全问题日益突出，各个领域都对信息安全提出越来越高的要求。集成电路芯片作为信息系统核心组成部分，其安全性关系到整个信息系统的安全。随着微电子技术的不断进步，针对集成电路芯片的物理攻击手段不断被提出，芯片安全以及成为安全领域的一个重要研究命题。

与软件安全问题相比，硬件芯片安全是一个尚待开拓的领域。硬件攻击芯片的手段逐渐多样化，对于使用图像分析获取芯片内部结构，之后使用聚焦离子束(fib，focusedionbeam)修改电路的攻击，现有的防护手段主要是采用顶层金属防护层。在芯片的顶层采用一层或多层金属走线，屏蔽下方的单元及连线，隐藏关键电路，并起到迷惑的作用。并且在顶层金属走线中，一端通入检测信号，另一端进行对比检测，若发现信号出现偏差，可以说明检测到了攻击行为。但由于现有的顶层布线金属，走下形式单一，多为平行走线，蛇形走线，螺旋线等拓扑结构，连接关系简单，易被版图拍照分析或反向工程，使得防护层失效。

针对此类攻击，本专利提出一种新式的金属防护层布局布线方法，结合芯片的底层器件布局结构，对芯片的重要区域进行重点防护。将布线层分为几个不同安全等级的布线区域，并对不同区域的走线进行单独设计，提高了顶层金属防护层的安全性。

参考文献

1.skorobogatovs.physicalattacksandtamperresistance[m]//skorobogatovs.in-troductiontohardwaresecurityandtrust.springer,2012:2012:143–173.

2.samyded,skorobogatovs,andersonr,etal.onanewwaytoreaddatafrommemory[c].insecurityinstorageworkshop,2002.proceedings.firstinternationalieee,2002:65–69.

3.徐敏.抗物理攻击安全芯片关键技术研究[d].[s.l.]:天津大学,2012.

4.skorobogatovsp.semi-invasiveattacks:anewapproachtohardwaresecurityanal-ysis[d].[s.l.]:citeseer,2005。

技术实现要素：

为克服现有技术的不足，本发明旨在提出一种新型的芯片屏蔽层走线方法，利用该方法可以提高顶层金属线走线密度，减小关键区域的屏蔽线失效面积，增加攻击者分析电路难度，达到对于芯片的关键区域进行重点保护的目的。能有效防止攻击者通过拍照分析反向工程，fib等攻击手段获取芯片内部数据，提高芯片关键区域的安全系数。为此，本发明采取的技术方案是，对重要区域加强防护的芯片顶层金属防护层布线方法，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域；再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增；完成后将检测信号从防护层的左侧某些端口输入，完整的通过布线层，在右侧进行检测信号的输出，检测信号完整性，判断是否收到攻击，并判断被攻击的区域。

具体地，顶层防护层走线配置方法：每个布线区域内可以使用蛇形走线、平行走线或随机哈密顿回路方式进行布线填充。

具体地，关键区域布线方法：将布线区分为四块不同的防护等级的区域，再根据芯片的内部结构，芯片模块的易攻破程度，对防护层进行区域划分，并用a、b、c等级标号，来区分这些区域的防护水平；其中，c区域安全等级最低，b区域安全系数中等，a区域安全系数最高；在完成布局后，对不同布线安全等级的区域进行金属走线填充：将相邻并且安全等级较低的布线区域进行合并，并对这些区域进行统一布线，用大面积的金属线填充，进行填充等电势线数量随安全系数由高到低依次递减；对于较高安全等级的布线区域b区域，使用密集的金属线进行布线填充；对安全等级最高的a区域，使用随机哈密顿回路进行布线；另一种布线方式，可以对所有区域都使用随机哈密顿回路进行填充，但在走线的条数上进行区分；在c区域，使用两根随机哈密顿回路进行布线，对于b区域，使用三根并行的随机哈密顿回路进行布线，对于a区域，使用四根及以上的随机哈密顿回路进行布线，并单独设计其图形。

具体地，防护层连接方法：信号发送结构发送的监测信号从左边界某几个节点进入，通过每个布线区域中的金属走线，到达右边界的输出端口与检测结构相连，并与输入的原始信号进行对比，即可判断是否受到攻击；若每个端口都持续接收到了检测信号，判断没有受到攻击；若有一路或多路信号缺失，根据缺失的线路判断受到攻击的区域。

本发明的特点及有益效果是：

利用本发明提出的方法进行顶层金属线布线，使得原本单一的布线变得具有多样性，增加了布线的识别难度，同时也增加了攻击者修改电路的难度，这样就增加了防护层的安全系数。其外，在同一时刻有多条通路通过走线，增加了攻击者的识别难度，并且可以通过改变通路的数量增加区域的安全系数，进一步提高保护水平。

附图说明：

图1芯片内部示意图。

图2布线区域划分图。

图3模块填充示意图。

图4防护层整体连接图。

具体实施方式

本发明针对传统的顶层金属层走线的配置方法，进行了有侧重的演化和修改，对于芯片容易泄露数据的模块，如存储器模块，数据总线等可以进行侧重保护。

1.顶层防护层走线配置方法：

根据芯片模块所需防护的面积和防护程度，将整个布线层划分为多个布线区域。图1是一种芯片的内部布局示意图。布线区域按芯片内部结构的安全等级分为几种类型，其中的走线数量与区域的安全等级成正相关。每个布线区域内可以使用蛇形走线，平行走线，随机哈密顿回路等方式进行布线填充。其中，随机哈密顿回路图像无序度高。可以降低攻击者通过图像分析等手段确定防护层走线关系，极大提高反编译难度，从而防止fib修改防护层进行攻击。

2.关键区域布线方法：

如图2所示，将布线区分为四块不同的防护等级的区域，再根据芯片的内部结构，芯片模块的易攻破程度，对防护层进行区域划分，并用a、b、c等级标号，来区分这些区域的防护水平。其中，c区域安全等级最低，b区域安全系数中等，a区域安全系数最高。如图3所示，在完成布局后，对不同布线安全等级的区域进行金属走线填充。可以将相邻并且安全等级较低的布线区域进行合并，并对这些区域进行统一布线，用大面积的金属线填充。对于较低安全等级的布线区域，如图3中c区域，可以使用较少的等电势线进行填充。对于较高安全等级的布线区域如图3中的b区域，使用密集的金属线进行布线填充。对图3中安全等级最高的a区域，使用复杂的随机哈密顿回路进行布线。另一种布线方式，可以对图3中的所有区域都使用随机哈密顿回路进行填充，但在走线的条数上进行区分。在c区域，使用两根随机哈密顿回路进行布线，对于图3中b区域，使用三根并行的随机哈密顿回路进行布线，对于图中的a区域，使用四根及以上的随机哈密顿回路进行布线，并单独设计其图形。这种方法可以很大的提高安全系数。

3.防护层连接方法：

将布线区域规划完成后，即可得到顶层区域整体布线图，如图4所示。假设检测信号从左向右传递，信号发送结构发送的监测信号从左边界某几个节点进入，通过每个布线区域中的金属走线，到达右边界的输出端口与检测结构相连，并与输入的原始信号进行对比，即可判断是否受到攻击。若每个端口都持续接收到了检测信号，判断没有受到攻击；若有一路或多路信号缺失，可以根据缺失的线路判断受到攻击的区域。

使用本发明前，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域。再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增。完成后将检测信号从防护层的左侧某些端口输入，完整的通过布线层，在右侧进行检测信号的输出，检测信号完整性，即可判断是否收到攻击，并可判断被攻击的区域。

尽管上述方法对本发明进行了描述，但本发明并不局限于上述具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下还可以做出很多变形，这些均输入本发明的保护之内。