半导体器件的制造方法以及存储器的制造方法与流程

本发明涉及集成电路制造技术领域，特别是涉及一种半导体器件的制造方法以及存储器的制造方法。

背景技术：

随着存储器的器件尺寸的不断缩小，栅极与栅极之间的尺寸越来越小，层间介质层的填充变成一个不可忽视的问题。可多次编程(mtp)存储器的衬底通常划分为边缘(periphery)区和器件(cell)区。所述器件区(也被称为元胞区)上形成有堆叠式栅极结构，此堆叠式栅极结构一般包括隧穿氧化层(tunnelox)、用来储存电荷的浮置栅极、氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，ono)栅间介电层以及用来控制数据存取的控制栅。在所述边缘区(也被称为外围区)形成有选择栅，所述选择栅用于逻辑控制位于器件区的开关器件(例如mos管)的开启和闭合。

栅极叠层和选择栅的侧壁形成有侧墙，用于分别对器件区和边缘区进行源漏极离子注入工艺步骤，进而分别在位于器件区和外围区的衬底内形成源漏极，之后同时对所述衬底进行层间介质(interlayerdielectric，ild)层填充工艺，层间介质层形成之后，执行在层间介质层内形成导电接触插栓的工艺以使源漏极引出。

研究发现，通过上述工艺步骤对衬底进行层间介质层填充时，由于器件区的相邻的两个堆叠式栅极结构的之间的间隙较小，以及在沉积层间介质层之前还需要形成各个堆叠式栅极结构的侧墙，这会使得相邻的两个堆叠式栅极结构之间的间隙更加小，较小的堆叠式栅极结构之间的间隙在执行层间介质层填充工艺时，容易在位于上述间隙处的层间介质层内形成空洞，由于后续还需形成导电接触插栓，导电接触插栓的形成包括首先形成贯穿层间介质层的接触孔，之后向所述接触孔内填充金属，而空洞的存在会造成接触孔与接触孔之间的连通，从而影响器件的性能。

技术实现要素：

本发明的目的是提供一种半导体器件的制造方法以及存储器的制造方法，用以解决在器件区上的相邻的两个栅极叠层之间的间隙中的层间介质层内出现空洞缺陷的问题。

为了解决上述问题，本发明通过以下技术方案实现：

一种半导体器件的制造方法，包括：提供衬底，所述衬底包括器件区和外围区，所述器件区上形成有多个第一栅极结构，所述外围区上形成有至少一个第二栅极结构；在所述第一栅极结构和第二栅极结构侧壁形成第一侧墙；对所述器件区进行离子注入，以在所述第一栅极结构两侧的衬底内形成第一源漏区；在所述器件区和外围区上形成第一层间介质层，所述第一层间介质层覆盖所述第一栅极结构和第二栅极结构并填充相邻的两个第一栅极结构之间的缝隙；在所述第二栅极结构的侧壁形成第二侧墙；对所述外围区进行离子注入，以在所述第二栅极结构两侧的衬底内形成第二源漏区；以及在所述器件区和外围区上形成第二层间介质层，所述第二层间介质层覆盖所述第一层间介质层、第一栅极结构和第二栅极结构。

可选地，采用炉管工艺形成所述第一层间介质层和采用高密度等离子体化学气相沉积工艺形成第二层间介质层。

可选地，所述第一层间介质层与第二层间介质层的材料相同。

可选地，所述第一层间介质层与第二层间介质层的材料均为二氧化可选地，形成所述第一侧墙的步骤包括：在所述衬底上依次沉积刻蚀阻挡层和第一侧墙介质层；以及通过自对准刻蚀工艺，将所述第一栅极结构顶部、第二栅极结构顶部以及所述刻蚀阻挡层上的第一侧墙介质层清除，以在所述第一栅极结构和第二栅极结构的侧壁分别形成所述第一侧墙。

可选地，所述刻蚀阻挡层的材料为二氧化硅，所述第一侧墙介质层的材料为氮化硅。

可选地，形成所述第二侧墙的步骤包括：通过自对准刻蚀工艺，将所述第一栅极结构顶部、第二栅极结构顶部、位于相邻的第一栅极结构和第二栅极之间的衬底表面区域上以及外围区衬底表面区域上的第一层间介质层和刻蚀阻挡层清除，以及将所述第一侧墙顶部的第一层间介质层清除，以在所述第二栅极结构的第一侧墙的侧壁形成所述第二侧墙。

可选地，形成第二层间介质层之后，还包括：在所述第一层间介质层和第二层间介质层内形成导电接触插栓，所述导电接触插栓与所述第一源漏区和第二源漏区电连接。

另一方面，一种存储器的制造方法，包括如上文所述的半导体器件制造方法。

可选地，所述第一栅极结构包括依次堆叠在器件区上的隧穿氧化层、浮置栅极、栅间介电层和控制栅；所述第二栅极结构包括依次堆叠在外围区上的栅氧化层和多晶硅层。

本发明具有以下技术效果：

本发明先形成器件区栅极侧墙以及外围区栅极的第一侧墙，然后对器件区进行离子注入形成第一源漏区，之后采用炉管工艺进行第一次层间介质层填充工艺，使得器件区的栅极结构间的缝隙被尽可能填充，之后形成外围区栅极的第二侧墙，外围区栅极的第一侧墙和第二侧墙共同组成了外围区栅极侧墙，对外围区进行离子注入形成第二源漏区，再进行第二次层间介质层填充工艺，通过上述两次层间介质层的填充工艺最终形成覆盖外围区和器件区栅极的层间介质层。本发明由于在形成外围区栅极的第二侧墙之前就对器件区栅极之间的缝隙进行了一次填充，可在不改变层间介质层的填充工艺条件的前提下，提高层间介质层填充栅极结构之间的缝隙的能力，减少层间介质层的填充空洞，进而提高器件性能。

附图说明

图1为本发明实施例提供的半导体器件的制造方法的流程示意图；

图2a～图2f为本发明实施例提供的半导体器件的制造过程中的器件剖面结构示意图。

具体实施方式

下面将结合流程图和示意图对本发明的一种半导体器件的制造方法进行更详细的描述，其中表示了本发明的优选一实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

发明人研究发现，在外围区和器件区形成栅极侧墙并进行源漏极注入后，需要同时对外围区和器件区进行层间介质层填充，而由于器件区的相邻的两个堆叠式栅极结构之间的间隙较小，易于造成器件区的相邻两个栅极之间的间隙中出现空洞，进而影响器件性能。基于上述发现，本发明通过分步沉积层间介质层的工艺以解决上述问题，即，先形成器件区栅极侧墙和外围区栅极的第一侧墙，然后对器件区进行离子注入形成第一源漏区，之后采用炉管工艺进行第一次层间介质层填充，之后形成外围区栅极的第二侧墙，外围区栅极的第一侧墙和第二侧墙共同组成了外围区栅极侧墙，由于在形成外围区栅极的第二侧墙之前就对器件区栅极之间的缝隙进行了一次填充，实现在不改变层间介质层的填充工艺条件的前提下，能提高层间介质层填充栅极结构之间的缝隙的能力，减少层间介质层的填充空洞，从而防止空洞导致接触孔之间的连通，并提高器件性能的目的。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。

如图1所示，本实施例提供一种半导体器件的制造方法，包括如下过程：

s1：提供衬底，所述衬底包括器件区和外围区，所述器件区上形成有多个第一栅极结构，所述外围区上形成有第二栅极结构；

s2：在所述第一栅极结构和第二栅极结构的侧壁形成第一侧墙；

s3：对所述器件区进行离子注入，以在第一栅极结构两侧的衬底内形成第一源漏区；

s4：在所述器件区和外围区上形成第一层间介质层，所述第一层间介质层将相邻的两个第一栅极结构之间的间隙填充，并覆盖所述第一栅极结构和第二栅极结构；

s5：在所述第二栅极结构的侧壁形成第二侧墙；

s6：对所述外围区进行离子注入，以在第二栅极结构两侧的衬底内形成第二源漏区；

s7：在所述器件区和外围区上形成有第二层间介质层，所述第二层间介质层覆盖所述第一栅极结构和第二栅极结构。

本实施例中，分步进行第一层间介质层和第二层间介质层的填充，由此可在不改变现有的层间介质层填充工艺参数的前提下，实现提高层间介质层填充栅极结构之间的间隙的能力的目的。

具体请参阅图2a～图2f，其中示出了本发明实施例中半导体器件的制造方法各步骤对应的器件剖面结构示意图。

如图2a所示，提供一衬底100。所述衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，或者还可以为其他的材料，例如砷化镓等ⅲ、ⅴ族化合物。所述衬底100可以包括取决于存储器或其他半导体器件的设计要求的各种掺杂区域。所述衬底100中还可以包括隔离结构(例如浅沟槽隔离，sti)以隔离各区域和/或在所述衬底上形成的半导体器件。

本实施例中，衬底100是硅衬底。所述衬底100包括器件区(也被称为元胞区)101和外围区(也被称为边缘区)102。所述器件区101上形成有多个第一栅极结构200，所述外围区102上形成有一个或多个第二栅极结构201。

其中，所述第一栅极结构200为堆叠式栅极结构，形成所述第一栅极结构的过程例如是包括以下步骤：首先，在所述器件区101上形成有栅极叠层(图2a中未示出)，所述栅极叠层例如是包括由下至上依次堆叠在所述器件区101上的隧穿氧化薄膜、浮置栅极薄膜、栅间介电薄膜及控制栅薄膜，隧穿氧化薄膜、浮置栅极薄膜、栅间介电薄膜以及控制栅薄膜可根据实际的器件需求以及制作工艺进行修改增删；然后，可利用本领域技术人员公知的曝光和显影等工艺定义出第一栅极结构200的位置，并刻蚀所述器件区101上的栅极叠层，以在所述器件区101上形成第一栅极结构200，所述第一栅极结构200包括依次堆叠在上述器件区101上的隧穿氧化层2001(通过刻蚀隧穿氧化薄膜得到)、浮置栅极2002(通过刻蚀浮置栅极薄膜得到)、栅间介电层2003(通过刻蚀栅极叠层得到)和控制栅2004(通过刻蚀控制栅薄膜得到)。

所述隧穿氧化薄膜可以采用氧化硅单层结构，也可以采用氧化硅-氮化硅-氧化硅(ono)结构。所述隧穿氧化薄膜的形成方法包括低压化学气相沉积(lpcvd)、高密度等离子化学气相沉积(hdpcvd)、等离子体增强化学气相沉积(pecvd)、热氧化等适合的工艺。本实施例中，所述隧穿氧化薄膜采用氧化硅单层结构，其可采用热氧化法形成，其厚度例如在几十埃左右。

所述栅间介电薄膜可以采用氧化硅-氮化硅-氧化硅(ono)结构。所述栅间介电薄膜的形成方法包括低压化学气相沉积(lpcvd)、高密度等离子化学气相沉积(hdpcvd)、等离子体增强化学气相沉积(pecvd)、热氧化等适合的工艺。本实施例中，可先采用低压化学气相沉积工艺在浮置栅极薄膜上形成一层氧化硅层，接着采用低压化学气相沉积工艺在氧化硅层上形成一层氮化硅层，然后再采用低压化学气相沉积工艺在氮化硅层上形成另一层氧化硅层，所述栅间介电薄膜的总厚度例如在几十埃至几百埃之间。

在所述外围区102形成的第二栅极结构201也可以称之为选择栅，所述选择栅用于逻辑控制器件区的开关器件(例如mos管)的开启和闭合。形成所述第二栅极结构201的过程例如是包括如下步骤：首先，在所述外围区102上形成一栅介质薄膜(图2a中未示出)，之后在所述栅介质薄膜上形成多晶硅薄膜(图2a中未示出)，所述栅介质薄膜的材料为二氧化硅；接着，对该多晶硅薄膜和栅介质薄膜进行光刻和刻蚀工艺，从而在外围区102上方形成包括依次堆叠的栅介质层(通过刻蚀栅介质薄膜得到)2011和多晶硅层(通过刻蚀多晶硅薄膜得到)2012的第二栅极结构201。所述多晶硅层可以是不掺杂的多晶硅(undopedpoly-silicon)，例如是采用化学气相沉积工艺形成。所述多晶硅层也可以是轻掺杂的多晶硅(lightly-dopedpoly-silicon)，例如是采用原位(in-situ)掺杂工艺形成，或者，先形成不掺杂的多晶硅(undopedpoly-silicon)，然后额外进行掺杂工艺，从而形成轻掺杂的多晶硅(lightly-dopedpoly-silicon)。所述多晶硅层还可以是不掺杂的多晶硅和轻掺杂的多晶硅自下而上堆叠而成的复合结构(undopedpoly-silicon+lightly-dopedpoly-silicon)。当多晶硅层为轻掺杂的多晶硅时，优选地，所述轻掺杂的多晶硅中的掺杂离子与后续形成的源区和漏区中的掺杂离子的导电类型相同。在本实施例中，所述第一栅极结构200的顶表面高于第二栅极结构201的顶表面。

接着，如图2b所示，在所述第一栅极结构200和第二栅极结构201上形成有第一侧墙301。在本实施例中，上述第一侧墙301可用以防止更大剂量的源漏注入过于接近沟道以至可能发生的源漏穿过。

具体的，可以在衬底100上形成刻蚀阻挡层300和第一侧墙介质层(图2a中未示出)，并对该第一侧墙介质层进行刻蚀，从而形成第一侧墙301。其中，刻蚀阻挡层300覆盖第一栅极结构200、第二栅极结构201和衬底100，第一侧墙301则仅形成在第一栅极结构200和第二栅极结构201的侧壁。所述第一侧墙介质层的材质可以为二氧化硅、氮氧化硅或氮化硅中的一种，或者为二氧化硅、氮氧化硅或氮化硅的任意组合，比如可以是on(氧化硅-氮化硅)叠层或ono(氧化硅-氮化硅-氧化硅)叠层。在本实施例中，所述刻蚀阻挡层300的材质为二氧化硅，第一侧墙介质层的材质为氮化硅。可以采用热氧化(湿氧化或者干氧化)工艺、原位蒸汽产生工艺(issg)、化学气相沉积(cvd)工艺或原子层沉积工艺等工艺在所述衬底100的全局表面上依次形成刻蚀阻挡层300和第一侧墙介质层。可通过无需光罩的自对准刻蚀，将第一栅极结构200和第二栅极结构201顶部以及衬底100顶部的第一侧墙介质层刻蚀掉，以在所述第一栅极结构200的侧壁以及第二栅极201的侧壁形成第一侧墙301。

其中，刻蚀阻挡层300作为刻蚀掉位于第一栅极结构200和第二栅极结构201顶部以及衬底100顶部的第一侧墙介质层时的停止层。所述任意两相邻但不相接的第一栅极结构200(此时该第一栅极结构200的侧墙已经覆盖有刻蚀阻挡层300和第一侧墙301)可形成栅极间缝隙a，所述栅极间缝隙a后续需填充层间介质材料。位于器件区101和外围区102之间或者位于外围区102的相邻两个第二栅极结构201(若外围区102形成了多个第二栅极结构201)之间的间隔也填充层间介质层材料，但由于上述间隔较大，相对来说填充层间介质层材料时并不容易出现空洞缺陷的问题。应理解，本文出现的术语"缝隙"表示器件内同层材料图形间的间隔区域，并可与术语"线缝"或"间隙"含义等同。

接着，如图2c所示，对所述器件区101进行离子注入，以在每个第一栅极结构200两侧的衬底内形成第一源漏区400。

具体的，可通过如下步骤形成第一源漏区400：首先，在衬底100表面上(此处是指刻蚀阻挡层300和第一侧墙301的表面上)形成第一掩膜层(例如是涂布光刻胶)，并利用光刻工艺对其图形化(仅暴露第一源漏区域)，以此定义出第一源漏区域；接着，利用离子注入技术将n型或p型掺杂离子对应注入到上述第一源漏区区域，从而形成第一源漏区400；最后，去除衬底100表面的光刻胶。在本实施例中，向所述第一源漏区区域内注入磷和砷离子形成所述第一源漏区400，在注入磷和砷离子时由于会破坏器件区的衬底，位于器件区的衬底表面上的刻蚀阻挡层300在对所述第一源漏区区域内注入磷和砷离子时，用于保护衬底不会被破坏。

如图2d所示，在所述器件区101和外围区102上形成有第一层间介质层302，所述第一层间介质层302将由相邻的两个第一栅极结构201形成的栅极间缝隙a尽可能填充，并覆盖刻蚀阻挡层300和第二侧墙301。所述第一层间介质层302的最大厚度例如是1000埃～10000埃。在本实施例中，所述第一层间介质层302的材质为二氧化硅，其填充工艺可选用炉管工艺，即通过向炉管中通入氧气和硅烷(sih4)，通过热分解所述硅烷在在所述器件区101和外围区102上形成材质为二氧化硅的第一层间介质层302；该方法具有相对卓越的填孔能力、生长温度低、可靠的电学特性等诸多优点。

如图2e所示，在所述第二栅极结构201的侧壁形成第二侧墙302’。具体的，可通过如下步骤形成第二侧墙302’：通过无需光罩的自对准刻蚀，去除位于第一栅极结构200顶部、第二栅极结构201顶部、位于相邻的第一栅极结构200和第二栅极结构201之间的衬底表面区域上及位于外围区102的衬底表面区域上的刻蚀阻挡层300和位于所述刻蚀阻挡层300上的第一层间介质层302，以及去除第一侧墙301顶部的第一层间介质层302，以在第二栅极结构201的第一侧墙301的侧壁上形成所述第二侧墙302’。

继续参考图2e，对所述外围区102进行离子注入，以在第二栅极结构201两侧的衬底内形成第二源漏区401。具体的，可通过如下步骤形成第二源漏区401：首先，在衬底100表面上(此处是指器件区101和外围区102的全局表面上)形成第二掩膜层(例如是涂布光刻胶)，并利用光刻工艺对其图形化(仅暴露第二源漏区域)，以此定义出第二源漏区域；接着，利用离子注入技术将n型或p型掺杂离子对应注入到上述第二源漏区区域，从而形成第二源漏区401；最后，去除衬底100表面的光刻胶。在本实施例中，是向所述第二源漏区区域内注入锗离子和砷离子形成所述第二源漏区401，在注入锗离子和砷离子时由于不会对外围区的衬底表面产生影响，且位于外围区的衬底表面上的刻蚀阻挡层300会对注入的锗离子和砷离子产生阻挡作用，因此在所述第二源漏区区域内注入锗离子和砷离子时，需要去除位于外围区衬底表面上的刻蚀阻挡层300。

接着，如图2f所示，在所述器件区101和外围区102上形成有第二层间介质层303，所述第二层间介质层303覆盖所述第一层间介质层302、所述第一栅极结构200和第二栅极结构201。所述第二层间介质层303具有平坦的表面。所述第一层间介质层302和第二层间介质层303的总厚度例如是3000埃～20000埃。所述第二层间介质层303和第一层间介质层302材质相同，例如：两者均为二氧化硅。

在本实施例中，所述第二层间介质层303的材质为二氧化硅。其填充工艺可选用高密度等离子体化学气相淀积(hdpcvd)方法，该方法具有相对卓越的填孔能力，稳定的淀积质量，可靠的电学特性等诸多优点，广泛应用于0.25微米以下的电学器件中的间隙填充工艺。

继续参考图2f，基于上述实施例，本发明还公开了一种存储器的制造方法，采用如上文所述的半导体器件的制造方法，在所述衬底上形成层间介质层(包括所述第一层间介质层302和第二层间介质层303)，然后，在所述层间介质层内形成导电接触插栓500。

作为一个非限制性的例子，通过如下步骤形成所述导电接触插栓500：首先，光刻定义出所述导电接触插栓500的形成区域；然后，采用干法刻蚀工艺对所述导电接触插栓500的形成区域的所述层间介质层进行刻蚀，以形成接触孔。在所述接触孔中填充金属形成用于连接后段金属层的导电接触插栓500。

综上所述，本发明通过从工艺整合的角度考量，优化工艺顺序，将对衬底进行层间介质填充的过程通过分步完成，即先形成器件区栅极侧墙和外围区栅极的第一侧墙，然后对器件区进行离子注入形成第一源漏区，之后进行第一次层间介质层填充工艺，使得器件区的栅极结构间的缝隙被尽可能填充，之后再形成外围区栅极的第二侧墙，外围区栅极的第一侧墙和第二侧墙共同组成了外围区栅极侧墙，对外围区进行离子注入形成第二源漏区，再进行第二次层间介质层填充工艺，通过上述两次层间介质层的填充工艺最终形成覆盖外围区和器件区栅极的层间介质层。本发明由于在形成外围区栅极的第二侧墙之前就对器件区栅极之间的缝隙进行了一次填充，实现在不改变层间介质层的填充工艺条件的前提下，能提高层间介质层填充栅极结构之间的缝隙的能力，减少层间介质层的填充空洞，能防止空洞导致接触孔之间的连通，并提高器件性能的目的。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。