一种大功率抗辐射晶体管芯片设计的方法及芯片与流程

本公开属于晶体管制造技术领域，尤其涉及一种大功率抗辐射晶体管芯片设计的方法及芯片。

背景技术：

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

据统计，自1971年至1986年期间，国外发射的39颗同步卫星因各种原因造成的故障共计1589次，其中与空间辐射有关的故障有1129次，占故障总数的71％，由此可见卫星和航天器的故障主要来源于空间辐射。

对于大功率双极型晶体管而言，空间辐射主要是总剂量效应。大功率双极型晶体管在承受一定的空间能量后，其电特性会产生变化，如增益降低、漏电增加、饱和电压增加等，器件电特性的变化严重影响航天器的可靠性和质量。

随着我国航天事业的发展，近几年卫星和航天器的发射数量不断增加，在轨运行的时间越来越长，相应的空间辐照问题也会越来越多，因此迫切需要提高大功率双极型器件的抗辐射能力。

技术实现要素：

根据本公开的一个或多个实施例的一个方面，提供一种大功率抗辐射晶体管芯片设计的方法，其工艺流程设计通用，有利不同生产线加工生产。

本公开的一种大功率抗辐射晶体管芯片设计的方法，包括：

网格化设计横向版图，并设置基区、发射区和键合区相关参数；其中，基区按照电子扩散浓度划分为深基区和淡基区；

根据芯片预设参数性能要求，设计纵向结构，得到集电结结深和发射结结深；

依次进行以下工艺制程：一次氧化、深基区光刻、深基区扩散、二次氧化、淡基区光刻、淡基区扩散、三次氧化、发射区光刻、发射区扩散、四次氧化、引线孔光刻、蒸铝、铝反刻和合金工艺，最终得到具备预设抗辐射性能参数的大功率晶体管芯片。

在一个或多个实施例中，在设计横向版图的过程中，淡基区面积不大于4.99×10^-2cm²，抗辐射晶体管的结电容不大于120pf。

其产生的有益效果为：保证了器件的参数要求的120pf，若面积超过此数值，电容肯定不满足要求。

在一个或多个实施例中，在设计横向版图的过程中，发射区不大于3.58×10^-2cm²，最大电流为5a，最大频率为75mhz，发射区周长最小为38208μm。

其产生的有益效果为：在保证最大电流5a的前提下，扩大发射区周长，引起面积的增大面积，但是最大频率为75mhz，要求不能无限大下去，因此发射区面积和周长就限制住了。

在一个或多个实施例中，在设计横向版图的过程中，键合区中包括基区键合点和发射区键合点，基区键合点和发射区键合点均不小于3.882×10^-3cm²。

其产生的有益效果为：两处键合点不小于该值，主要考虑了芯片要求5a的电路，将来封装要求的键合丝粗细承受电流的能力，因此要求不能小于此值。

在一个或多个实施例中，在设计横向版图的过程中，线宽设计最大线宽2μm。

其产生的有益效果为：线宽的考虑是考虑了现在生产厂家的实际工艺状态，2um线宽基本都能生产出类似的产品。

在一个或多个实施例中，在设计纵向结构的过程中，外延片材料选择＜111＞为晶向，电阻率为0.001ω·cm～0.002ω·cm的低阻硅单晶片作为衬底，生长有厚度45μm～51μm、电阻率ρ＝30ω·cm～40ω·cm外延层的硅晶片作为管芯制造的材料。

其产生的有益效果为：选择该外延片主要是考虑了器件高反压400v，大电流5a的要求，首先衬底的参数必须要求电阻率越小，影响参数就越小。外延层主要考虑了器件的击穿电压，经过理论计算得出此类的值。

在一个或多个实施例中，在设计纵向结构的过程中，集电结结深最大为10μm。

在一个或多个实施例中，在设计纵向结构的过程中，发射结结深最大为2μm。

其中，集电结结深和发射结结深可通过现有经验公式计算得到。

在一个或多个实施例中，一次氧化温度1100℃～1180℃，氧气流量3～5l/min，氢气3-5l/min，时间65～75min。

其产生的有益效果为：给深基区作为基区扩散提供掩蔽层。

在一个或多个实施例中，深基区光刻、淡基区光刻、发射区光刻、引线孔光刻和铝反刻匀胶转速均不小于3500转/min，曝光时间均不小于30s。

其中，深基区光刻：用于制造浓基区窗口；

淡基区光刻：用于制造淡基区窗口；

发射区光刻：用于制造发射区窗口；

引线孔光刻：用于制造引出电极窗口；

铝反刻：用于制造金属电极形状。

在一个或多个实施例中，深基区扩散温度950℃～1000℃，氮气流量8～12l/min，时间25～35min。

该步骤用于形成深基区。

在一个或多个实施例中，二次氧化温度1100℃～1150℃，氧气流量3～5l/min，氢气3～5l/min，时间280～330min。

该步骤用于淡基区扩散并为淡基区扩散提供掩蔽膜。

在一个或多个实施例中，淡基区扩散温度940℃～950℃，氮气流量8～12l/min，时间15～25min。

该步骤用于形成淡基区，形成集电结。

在一个或多个实施例中，三次氧化温度1100℃～1150℃，氧气流量3～5l/min，氢气3～5l/min，时间250～300min。

该步骤用于为发射区扩散提供掩蔽膜。

在一个或多个实施例中，发射区扩散温度920℃～950℃，氮气流量6～8l/min，时间15～25min。

该步骤用于形成发射区和发射结。

在一个或多个实施例中，四次氧化温度950℃～1050℃，氧气流量9～10l/min，氢气5～6l/min，时间50～70min。

该步骤的四次氧化：为引出电极提供掩蔽膜。

在一个或多个实施例中，蒸铝真空度蒸发电压5～6kv，蒸发速率蒸发厚度

该步骤用于提供金属电极。

在一个或多个实施例中，合金温度610℃～810℃，氧气流量3～4l/min，氮气流量3～3l/min，氢气3～3l/min，时间35～40min。

该步骤用于实现金属和硅的欧姆接。

本公开的另一个方面提供了一种芯片。

本公开的一种芯片，采用上述所述的一种大功率抗辐射晶体管芯片设计的方法设计而成。

与现有技术相比，本公开的有益效果是：

(1)本公开的一种大功率抗辐射晶体管芯片设计的方法工艺流程设计通用，有利不同生产线加工生产该大功率抗辐射芯片。

(2)采用本公开的大功率抗辐射晶体管芯片设计的方法得到的芯片，能够使大功率晶体管的抗辐射指标达到100krad(si),最低剂量率：0.01rad(si)/s。

(3)采用本公开的大功率抗辐射晶体管芯片设计的方法得到的芯片，结构设计简单模块化，对于大功率器件的抗辐射结构设计提出了解决方案。

附图说明

构成本公开的一部分的说明书附图用来提供对本公开的进一步理解，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。

图1为芯片的结构示意图；

图2为芯片的深基区示意图；

图3为芯片的淡基区示意图；

图4为芯片的发射区示意图；

图5为芯片的引线孔示意图；

图6为芯片的铝层示意图；

图7(a)为芯片的第一键合点示意图；

图7(b)为芯片的第二键合点示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本公开提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本公开所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本公开的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

术语解释部分：

(1)键合区

成键原子之间的电荷密度集中区。在这个区域中，电子电荷的堆积使得电子同时受多个原子核的吸引而形成化学键。

(2)基区

基区是双极型晶体管(bjt)结构中的一个重要区域。bjt是由两个背靠背的pn结组成的，这两个pn结中间的公共区域就是基区。基区宽度必须很小(小于基区中少数载流子的扩散长度)，这才能形成一个有用的晶体管，否则放大性能太差(这也有利于提高频率和速度)；同时，基区的掺杂浓度也必须小于发射区的掺杂浓度，否则同样性能也很差(但是基区掺杂浓度也不能太低，否则要影响频率、速度和噪声等性能)。

(3)在bjt三极管中，含有发射极e、集电极c和基极b，三者对应的杂质区域分别称为发射区、集电区和基区。而发射区与基区见的pn结称为发射结，集电区和基区之间的pn结称为集电结。

三极管是在一块半导体基片上制作两个相距很近的pn结，两个pn结把正块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有pnp和npn两种，从三个区引出相应的电极，分别为基极b发射极e和集电极c。

发射区和基区之间的pn结叫发射结，集电区和基区之间的pn结叫集电极。基区很薄，而发射区较厚，杂质浓度大，pnp型三极管发射区"发射"的是空穴，其移动方向与电流方向一致，故发射极箭头向里；npn型三极管发射区"发射"的是自由电子，其移动方向与电流方向相反，故发射极箭头向外。发射极箭头向外。发射极箭头指向也是pn结在正向电压下的导通方向。硅晶体三极管和锗晶体三极管都有pnp型和npn型两种类型。

淡基区：一般晶体管都需要淡基区进行扩散。

(4)大功率晶体管：指在高电压、大电流的条件下工作的晶体管。一般被称为功率器件，属于电力电子技术(功率电子技术)领域研究范畴。其实质就是要有效地控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。

本公开的一种大功率抗辐射晶体管芯片设计的方法，包括：

网格化设计横向版图，并设置基区、发射区和键合区相关参数；其中，基区按照电子扩散浓度划分为深基区和淡基区；

根据芯片预设参数性能要求，设计纵向结构，得到集电结结深和发射结结深；

依次进行以下工艺制程：一次氧化、深基区光刻、深基区扩散、二次氧化、淡基区光刻、淡基区扩散、三次氧化、发射区光刻、发射区扩散、四次氧化、引线孔光刻、蒸铝、铝反刻和合金工艺，最终得到具备预设抗辐射性能参数的大功率晶体管芯片，得到如图1所示的芯片结构。

其中，一次氧化：用于基区扩散提供掩蔽层；

深基区光刻：用于制造浓基区窗口；

淡基区光刻：用于制造淡基区窗口；

发射区光刻：用于制造发射区窗口；

引线孔光刻:用于制造引出电极窗口；

铝反刻：用于制造金属电极形状；

深基区扩散：用于形成深基区；

二次氧化：用于淡基区扩散提供掩蔽膜；

淡基区扩散：用于形成淡基区，形成集电结；

三次氧化：用于为发射区扩散提供掩蔽膜；

发射区扩散：用于形成发射区和发射结；

四次氧化：用于为引出电极提供掩蔽膜；

蒸铝：用于提供金属电极；

合金：用于实现金属和硅的欧姆接触。

其中，深基区如图2所示，大功率器件为了更好的形成电路通道，实现基区的良好接触在淡基区的范围内，制造大量的更深的深基区棒，实现良好接触。

在一个或多个实施例中，在设计横向版图的过程中，如图3所示。淡基区面积不大于4.99×10^-2cm²，抗辐射晶体管的结电容不大于120pf。

其产生的有益效果为：保证了器件的参数要求的120pf，若面积超过此数值，电容肯定不满足要求。

在一个或多个实施例中，在设计横向版图的过程中，如图4所示，发射区不大于3.58×10^-2cm²，最大电流为5a，最大频率为75mhz，发射区周长最小为38208μm。

其产生的有益效果为：在保证最大电流5a的前提下，扩大发射区周长，引起面积的增大面积，但是最大频率为75mhz，要求不能无限大下去，因此发射区面积和周长就限制住了。

在一个或多个实施例中，在设计横向版图的过程中，键合区中包括基区键合点和发射区键合点，基区键合点和发射区键合点均不小于3.882×10^-3cm²，如图7(a)和图7(b)所示。

其产生的有益效果为：两处键合点不小于该值，主要考虑了芯片要求5a的电路，将来封装要求的键合丝粗细承受电流的能力，因此要求不能小于此值。

在一个或多个实施例中，在设计横向版图的过程中，线宽设计最大线宽2μm。

其产生的有益效果为：线宽的考虑是考虑了现在生产厂家的实际工艺状态，2um线宽基本都能生产出类似的产品。

在一个或多个实施例中，在设计纵向结构的过程中，外延片材料选择＜111＞为晶向，电阻率为0.001ω·cm～0.002ω·cm的低阻硅单晶片作为衬底，生长有厚度45μm～51μm、电阻率ρ＝30ω·cm～40ω·cm外延层的硅晶片作为管芯制造的材料。

其产生的有益效果为：选择该外延片主要是考虑了器件高反压400v，大电流5a的要求，首先衬底的参数必须要求电阻率越小，影响参数就越小。外延层主要考虑了器件的击穿电压，经过理论计算得出此类的值。

在一个或多个实施例中，在设计纵向结构的过程中，集电结结深最大为10μm。

在一个或多个实施例中，在设计纵向结构的过程中，发射结结深最大为2μm。

其中，集电结结深和发射结结深可通过现有经验公式计算得到。

在一个或多个实施例中，一次氧化温度1100℃～1180℃，氧气流量3～5l/min，氢气3-5l/min，时间65～75min。

其产生的有益效果为：给深基区作为基区扩散提供掩蔽层。

在一个或多个实施例中，深基区光刻、淡基区光刻、发射区光刻、引线孔光刻和铝反刻匀胶转速均不小于3500转/min，曝光时间均不小于30s。

其中，芯片的引线孔示意图，如图5所示；芯片的铝层示意图，如图6所示。

其中，深基区光刻：用于制造浓基区窗口；

淡基区光刻：用于制造淡基区窗口；

发射区光刻：用于制造发射区窗口；

引线孔光刻：用于制造引出电极窗口；

铝反刻：用于制造金属电极形状。

在一个或多个实施例中，深基区扩散温度950℃～1000℃，氮气流量8～12l/min，时间25～35min。

该步骤用于形成深基区。

在一个或多个实施例中，二次氧化温度1100℃～1150℃，氧气流量3～5l/min，氢气3～5l/min，时间280～330min。

该步骤用于淡基区扩散并为淡基区扩散提供掩蔽膜。

在一个或多个实施例中，淡基区扩散温度940℃～950℃，氮气流量8～12l/min，时间15～25min。

该步骤用于形成淡基区，形成集电结。

在一个或多个实施例中，三次氧化温度1100℃～1150℃，氧气流量3～5l/min，氢气3～5l/min，时间250～300min。

该步骤用于为发射区扩散提供掩蔽膜。

在一个或多个实施例中，发射区扩散温度920℃～950℃，氮气流量6～8l/min，时间15～25min。

该步骤用于形成发射区和发射结。

在一个或多个实施例中，四次氧化温度950℃～1050℃，氧气流量9～10l/min，氢气5～6l/min，时间50～70min。

该步骤的四次氧化：为引出电极提供掩蔽膜。

在一个或多个实施例中，蒸铝真空度蒸发电压5～6kv，蒸发速率蒸发厚度

该步骤用于提供金属电极。

在一个或多个实施例中，合金温度610℃～810℃，氧气流量3～4l/min，氮气流量3～3l/min，氢气3～3l/min，时间35～40min。

该步骤用于实现金属和硅的欧姆接。

试验数据参数：

其中，bvceo：基极开路,集电极－发射极反向击穿电压。

bvcbo：发射极开路,集电极－基极反向击穿电压。

vcesat：双极晶体管的集电极-发射极两端电压的饱和值。

vbesat：双极晶体管的基极-发射极两端电压的饱和值。

icbo：集电极反向饱和电流。

hfe：(h：hybrid；f：forward；e：commonemitter(共射接法))其实就是三极管的电流放大倍数。

vcemax：集电极-发射极两端电压的最大值。

vebmax：发射极-基极两端电压的最大值。

vcb：集电极--基极两端电压。

ic：发射极电流。

ib：基极电流。

ice：集电极-发射极之间电流。

ieb：发射极-基极之间电流。

ices：基极和发射极短接，发射极和集电极之间的反向漏电流。

采用本公开的大功率抗辐射晶体管芯片设计的方法得到的芯片，能够使大功率晶体管的抗辐射指标达到100krad(si),最低剂量率：0.01rad(si)/s。

本公开的一种大功率抗辐射晶体管芯片设计的方法工艺流程设计通用，有利不同生产线加工生产该大功率抗辐射芯片。

本公开的另一个方面，是提供一种芯片。

本公开的一种芯片，采用上述所述的一种大功率抗辐射晶体管芯片设计的方法设计而成。

采用本公开的大功率抗辐射晶体管芯片设计的方法得到的芯片，结构设计简单模块化，对于大功率器件的抗辐射结构设计提出了解决方案。

上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。