包括CZ半导体本体的半导体器件以及制造包括CZ半导体本体的半导体器件的方法与流程

在半导体器件（例如绝缘栅双极型晶体管（igbt）、绝缘栅场效应晶体管（igfet）或二极管）中，低掺杂浓度的衬底材料（例如mcz（磁性提拉）硅晶圆）用于实现半导体器件期望的直流电压阻断要求。除了确定衬底材料中的初始掺杂浓度的掺杂剂之外，还可能存在例如由衬底材料的生长过程（诸如硅锭的磁性提拉生长）引起的额外杂质。前道工序(feol)处理可能导致包括额外杂质的不期望的复合物的形成。不期望的复合物的一个示例是电活性复合物，例如可能充当施主并且可能抵消例如功能半导体区（诸如场停止区域）的掺杂浓度的精确设置的碳-氧-氢复合物。

技术实现要素：

本公开内容涉及一种制造半导体器件的方法，其包括通过热处理来降低在cz半导体本体的第一部分中的氧浓度。该第一部分邻接半导体本体的第一表面。在第一表面处处理半导体本体。通过在与第一表面相对的第二表面处使半导体变薄来降低半导体的厚度。此后，由通过第二表面的质子注入和半导体本体的退火来在半导体本体中形成场停止区域。该场停止区域至少部分形成在cz半导体本体的第一部分中。

本公开内容还涉及一种半导体器件，其包括具有相对的第一和第二表面的cz半导体本体。该半导体器件进一步包括cz半导体本体中的场停止区域。该场停止区域包括在距第二表面不同垂直距离处的多个掺杂峰。在位于距第二表面最大垂直距离处的多个掺杂峰的第一掺杂峰处的氧浓度小于位于距第二表面最短垂直距离处的多个掺杂峰的第二掺杂峰处的氧浓度的98%、或小于其95%、或小于其90%、或小于其80%、或小于其70%、或甚至小于其50%。

本领域技术人员将在阅读下面的详细描述并查看附图时认识到额外的特征和优点。

附图说明

包括附图以提供对本发明的进一步理解并且被合并在本说明书中且构成本明书的一部分。绘图图示实施例并且连同描述一起用来解释本发明的原理。将会容易地认识到本发明的其他实施例以及预期优点，因为通过参考下面的详细描述它们将变得更好理解。

图1是图示制造半导体器件的一个示例的流程图。

图2a示出用于图示通过热处理来降低在cz半导体本体的第一部分中的氧浓度的工艺的视图。

图2b是在于第一表面处处理半导体本体之后图2a中描绘的半导体本体的示意性横截面视图。

图2c是在通过使半导体本体从与第一表面相对的第二表面变薄来降低半导体本体的厚度之后图2b中描绘的半导体本体的示意性横截面视图。

图2d是在由通过第二表面的质子注入和半导体本体的退火来在半导体本体中形成场停止区域之后图2c中描绘的半导体本体的示意性横截面视图。

图3是用于图示包括由如图1中描绘的方法制造的场停止区域的半导体器件的示例的半导体主体的示意性横截面视图。

图4是图示沿着垂直方向通过漂移区域和场停止区域的掺杂浓度分布的示意性图表。

具体实施方式

在下面的详细描述中，对形成其一部分并且在其中以图示的方式示出可以实践本公开内容的具体实施例的附图进行参考。要理解，可利用其它实施例并且在不偏离本发明的范围的情况下进行结构或逻辑改变。例如，针对一个实施例图示或描述的特征可以被用在其它实施例上或者结合其它实施例使用以产生另外的实施例。意图使本公开内容包括这样的修改和变化。使用不应该被解释为限制所附权利要求的范围的具体语言来描述示例。绘图没有按比例并且仅用于说明性目的。为了清楚起见，如果没有另外阐述的话，已通过不同绘图中的对应参考指定了相同元件。

术语“具有”、“包含”、“包括”、“包括有”等等是开放的并且术语指示所阐述的结构、元件或特征的存在但是不排除额外元件或特征的存在。

术语“电气连接”描述电气连接的元件之间的永久性低欧姆连接，例如所涉及的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。图通过紧挨着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n^-”意味着比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n⁺”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

如在本说明书中使用的术语“水平”意图描述基本上平行于半导体衬底或本体的第一或主表面的取向。其可以例如是晶圆或管芯的表面。

如在本说明书中使用的术语“垂直”意图描述基本上被布置成垂直于第一表面的取向，即平行于半导体衬底或本体的第一表面的法线方向。

在本说明书中，半导体衬底或半导体本体的第二表面被视为要由下表面或背侧表面来形成，而第一表面被视为要由半导体衬底的上表面、前表面或主表面来形成。如在本说明书中使用的术语“上面”和“下面”因此描述一结构特征与另一个结构特征的相对位置。

在本说明书中，n掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。备选地，可以利用相对的掺杂关系来形成半导体器件以使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。

图1是用于图示制造半导体器件（例如功率半导体器件，诸如功率绝缘栅双极型晶体管（功率igbt）或功率二极管）的一个方法1000的示意性流程图。

将会认识到，尽管方法1000在下面被图示且描述为一系列步骤或事件，但是不要以限制的含义来解释这样的步骤或事件的图示顺序。例如，除了在本文中图示和/或描述的那些之外，一些步骤可以不同的顺序发生和/或与其他步骤或事件同时发生。此外，可能不需要所有步骤来实施本文中的公开内容的实施例的一个或多个方面。而且，本文中描绘的步骤中的一个或多个可能被分成一个或多个分开的子步骤和/或阶段。

参考图1，工艺特征s100包括通过热处理来降低在cz半导体本体的第一部分中的氧浓度，该第一部分邻接半导体本体的第一表面。在一个或多个实施例中，该半导体本体是cz硅（si）半导体本体，例如硅半导体衬底（诸如硅半导体晶圆）。该半导体晶圆可以是任何尺寸的晶圆，例如提拉（cz）晶圆。尽管可以使用标准cz晶圆，但是本公开内容对磁性cz（mcz）晶圆特别有利。该晶圆可以具有8英寸（200mm）、12英寸（300mm）或18英寸（450mm）的直径。可以在尤其包括炉子的热处理设备中实施热处理，该炉子包括例如一个或多个供气单元、一个或多个加热单元、一个或多个腔室。该热处理可以促使氧从半导体本体扩散出去，由此导致例如至少在cz半导体本体的第一部分中降低的氧浓度。热处理还可以促使氧扩散至第一表面并且要变成在第一表面处生长的氧化层的一部分，由此还导致例如在cz半导体本体的第一部分中降低的氧浓度。

参考图1，工艺特征s110包括在第一表面处处理半导体本体。在第一表面处处理半导体本体可以包括用于形成掺杂半导体区的工艺，例如掩模或非掩模掺杂工艺，例如用于形成本体区、源极区、高掺杂本体接触区、晶体管（诸如igbt）的沟道植入区、二极管的阳极或阴极区、边缘终止结构（诸如横向掺杂变化（vld）区或结终止扩展（jte）区）、防护环、沟道截断器的离子植入和/或扩散工艺。在第一表面处处理半导体本体可以进一步包括用于形成绝缘区的工艺，例如热氧化工艺、热渗氮工艺、电介质层沉积工艺（诸如化学汽相淀积（cvd）、低压化学汽相淀积（lpcvd）、等离子体增强化学气相沉积（pepcvd）、大气压化学汽相淀积（apcvd）、亚大气压化学汽相淀积（sacvd）和高密度等离子体化学汽相淀积（hdpcvd））。示例性绝缘区是栅极绝缘层（例如热氧化物或氮化物或者高k和低k电介质）、场绝缘层（例如场氧化层）、绝缘夹层（例如沉积氧化物，诸如正硅酸四乙酯玻璃（teos）、硼磷硅酸盐玻璃（bpsg）、硼硅酸盐玻璃（bsg）、磷硅酸玻璃（psg））、器件绝缘层（例如硅的局部氧化（locos）或沟槽绝缘）。在第一表面处处理半导体本体可以进一步包括用于形成导电区的工艺，例如材料（诸如金属和金属化合物）的物理汽相淀积（pvd）、材料（诸如掺杂多晶硅或钨）的化学汽相淀积（cvd）以及材料（诸如铜）的电化学沉积（ecd）。示例性导电区是栅电极、布线级的传导路径、接合焊盘、通孔和接触件。在第一表面处处理半导体本体可以进一步包括用于从第一表面移除材料的工艺，例如蚀刻工艺或研磨加工（诸如磨光或抛光）以及化学机械抛光（cmp）。由材料移除产生的示例性结构是沟槽（例如栅极沟槽或场沟槽或沟槽隔离的沟槽或接触孔）。在第一表面处处理半导体本体可以进一步包括例如将半导体本体切成半导体管芯。

参考图1，工艺特征s120包括通过使半导体本体在与第一表面相对的第二表面处变薄来降低半导体本体的厚度。使半导体本体变薄可以例如在到达半导体本体的第一部分之前、在第一部分处或在到达第一部分之后终止。在一个或多个实施例中，该半导体本体由附接至第一表面的载体机械地支撑。可以通过化学工艺（例如通过蚀刻（诸如干法或湿法蚀刻））、机械工艺（例如研磨加工（诸如磨光或抛光））、和化学机械工艺（诸如化学机械抛光（cmp））来移除半导体本体的材料。在一个或多个实施例中，可以使用多于一种用于移除半导体本体的材料的工艺的组合，例如第一工艺具有比该第一工艺后面的第二工艺更大的材料移除速率。这可以允许例如目标晶圆厚度的精细调整。用于从第二表面移除半导体衬底的材料的工艺还可以包括所谓的taiko工艺。该taiko工艺是一种晶圆薄化工艺，在其中在该薄化工艺期间沿着晶圆边缘的外支撑环不会被薄化。该外支撑环可以在后续加工期间提供改进的薄晶圆操作。例如，使用taiko工艺薄化的晶圆通常可以在不被附接至附加载体的情况下保持它们的硬度。

参考图1，工艺特征s130包括由通过第二表面的质子注入和半导体本体的退火来在半导体本体中形成场停止区域，其中该场停止区域至少部分或甚至完全形成在cz半导体本体的第一部分中。在该第一部分中，与半导体本体的中央部分相比氧浓度减小，在这种情况下氧浓度的范围例如可以从2x10¹⁷cm^-3至5x10¹⁷cm^-3或从2.2x10¹⁷cm^-3至3.5x10¹⁷cm^-3。在一个或多个实施例中，退火温度可以被设置在从300°c至500°c的范围中、或从350°c至450°c的范围中、或从360°c至440°c的范围中、或者甚至在从380°c至420°c的范围中。在一个或多个实施例中，退火可以实施达10分钟和10小时之间的时段、或达20分钟和5小时之间的时段或达30分钟至2小时之间的时段。在退火工艺期间发生复合物形成，例如通过质子和晶体缺陷(诸如由质子辐射引起的空位)的氢相关施主的形成。氢相关施主分布的典型分布形状与辐射致晶格缺陷的初始损伤分布密切相关。因此，该分布通常展示延伸的穿透范围，其中近似恒定的浓度之后是表达峰（expressedpeak），即质子的范围结束附近的范围结束峰。质子注入在不同注入能量下的掺杂分布可以叠加并且导致展示多个掺杂峰的掺杂分布。在一个或多个实施例中，在不同离子注入能量下场停止区域中掺杂峰的数目/质子注入的数目的范围可以例如从2至10，或从3至8。掺杂峰的掺杂浓度可以例如随着增加离子注入能量而减小。换言之，掺杂峰的掺杂浓度可以随着增加峰掺杂距第二表面的距离而减小。在一个或多个实施例中，质子注入的剂量可以随着增加质子注入能量而减小，因此导致掺杂浓度随着增加掺杂峰的深度而减小。在一个或多个实施例中，例如质子注入i²i(ei,φi)（i=1…n,10>n>1）满足ei>ei+1,φi<φi+1，ei是第i质子注入能量，φi是第i质子注入剂量。

参考图1，在一个或多个实施例中，该cz半导体本体是磁性cz（mcz）硅半导体本体（诸如mcz硅晶圆）。

参考图1，在一个或多个实施例中，该半导体本体的厚度被降低至在从20µm至300µm、或从30µm至200µm、或从50µm至150µm的范围中的目标厚度。可以依据例如垂直半导体功率器件的目标电压等级来选取该目标厚度。在一个或多个实施例中，该目标厚度被配置成实现垂直功率igbt或垂直功率二极管的漂移区域或场停止区域的多于1a额定最大负载电流和大于300v、或大于400v、或大于600v、或大于650v、或大于900v、或大于1000v、或大于1200v、或大于1600v、或大于1700v的额定负载端子至负载端子击穿电压。

参考图1，在一个或多个实施例中，该热处理包括将热处理设备中的温度设置在从1000°c至1300°c或从1100°c至1100°c的温度范围中。该热处理可以实施达从5小时至300小时或从15小时至150小时或从25小时至100小时的时段。该热处理的热预算例如取决于热处理的温度和持续时间，并且可以依据在第一表面和最深掺杂峰（例如场停止区域的范围结束峰）之间的垂直距离来设置。最深掺杂峰可以是例如具有距半导体本体的第二表面的最大垂直距离的掺杂峰。

参考图1，在一个或多个实施例中，在第一表面处处理半导体本体的过程中，在任何离子注入过程之前至少部分地实施热处理。因此，可以设置氧浓度在第一部分中的最小减小，无论半导体本体的后续处理期间（例如在半导体本体的晶格中注入损伤的退火期间）可能遵循的热预算如何。

参考图1，在一个或多个实施例中，在热处理的至少一部分期间的环境气体是惰性的或者包括小于10%或甚至小于5%的氧水平。可以经由例如炉子的腔室的供气单元来设置并控制在热处理期间的环境成分。例如，可以在半导体本体在第一表面的处理开始时实施在惰性或几乎惰性环境中的热处理。在一个或多个其他实施例中，在热处理的至少一部分期间环境包括氢，例如包括例如2%（体积%）至20%（体积%）或3%至10%的h2的n2环境。还可以使用例如在10kev和10mev之间、或在100kev和5mev之间、或在200kev和4mev之间的范围中的注入能量通过质子注入将氢引入半导体本体中。例如氢的引入可以支持氧的外扩散。

参考图1，在一个或多个实施例中，该方法1000进一步包括在热处理之前将氧化层沉积在半导体本体的第一表面上。可以例如通过化学汽相淀积（cvd）工艺来沉积该氧化层。在氧化层的沉积期间的最大温度例如小于1120°c、或甚至小于1050°c、或甚至小于1000°c。该氧化层可以允许在热处理期间抑制或抵消磷的外扩散，由此保持目标磷掺杂（例如在边缘终止区）的电性能。当省略在第一表面的氧化层形成时，磷浓度可以朝向第一表面下降，由此影响将在第一表面上形成的器件的电气参数，例如晶体管的阈值电压或边缘终止结构的穿通电压（breakthroughvoltage）。通过这样的朝向第一表面下降的掺杂分布的击穿电压的增强可以例如实现改进的宇宙辐射坚固性或所需器件厚度的降低。因为在1200°c下氧在硅中的扩散常数是相比于磷的约300倍，所以大量磷外扩散发生的区例如延伸至约8微米的深度，对于氧外扩散区域具有120微米的垂直延伸，这足以获得器件的改进的阻断能力。

例如，可以在半导体主体在第一表面的处理之前或期间完全或部分移除氧化层。

参考图1，在一个或多个实施例中，该热处理是半导体本体在第一表面的处理的至少一部分。

参考图1，在一个或多个实施例中，该热处理包括在1120°c以下的温度在cz半导体本体的第一表面的热氧化过程。例如，这允许保持硅半导体本体中的氧固溶极限小于2.2x10¹⁷cm^-3。

参考图1，在一个或多个实施例中，将在热处理的过程中的热预算设置成调整氧浓度在cz半导体本体的第一部分中在最大值至处于从最大值的1%至95%的范围中的最小值的下降。例如，该最大值可以对应于在半导体本体的中心部分中的最大氧浓度或可以小于该最大氧浓度。同样，在热处理的过程中的热预算可以进一步设置成调整碳浓度在cz半导体本体的第一部分中在最大值至处于从最大值的20%至95%的范围中的最小值的下降。在半导体本体的至少一部分中（例如在第一部分中），碳的浓度可以别设置成小于5x10¹⁵cm^-3。这允许抑制或降低基于氧复合物的不希望掺杂，例如掺杂受到功能半导体区位于的第一部分（例如包括通过质子注入和退火设置的多个掺杂峰的场停止区域）中的cioihn复合物的干扰。在一个或多个实施例中，基于氧的施主复合物沿着场停止区域的垂直延伸的平均浓度大于基于氧的施主复合物沿着从第一表面至场停止区域的垂直延伸的平均浓度并且在场停止区域内在至实现场停止的侧的方向上增加。这允许在降低基于氧复合物的不希望掺杂的同时使场停止区域的掺杂浓度分布的波状平滑（特别地通过场停止区域中的掺杂极小量区中掺杂水平的增加，由此这相对增加了朝向晶圆的后表面的增加），例如掺杂受到功能半导体区（例如漂移区域区或掺杂井（诸如本体区或靠近第一表面的阈值电压调整区））中的cioihn复合物的干扰。

参考图1，在一个或多个实施例中，该场停止区域包括在距第二表面不同垂直距离的多个掺杂峰。可以将在场停止区域的多个掺杂峰之中的在距第二表面最大垂直距离的第一掺杂峰处的氧浓度设置成比在场停止区域的（或者至朝向第二表面的场停止区域的以及第二表面的场停止区域的）多个掺杂峰之中的在距第二表面最短垂直距离处的第二掺杂峰的氧浓度更低至少2%、或至少5%、或至少10%、或至少25%。换言之，在场停止区域的掺杂峰之中在具有距第二表面最大垂直距离的掺杂峰处的氧浓度小于在场停止区域的掺杂峰之中在具有距第二表面最小垂直距离的掺杂峰处的氧浓度的98%、其95%、其90%、或其75%。再次地，基于氧复合物的不希望的掺杂可以降低到就场停止区域的掺杂峰之中具有距第二表面最大垂直距离的掺杂峰的掺杂波动来说（例如就展示例如场停止区域中的掺杂浓度分布的极大值和极小值之中的最小掺杂浓度的邻域掺杂最小值和掺杂峰的掺杂波动来说）可接受的水平。

在一个或多个实施例中，将具有距第二表面最大垂直距离的掺杂峰的掺杂浓度设置在从2x10¹³cm^-3至1x10¹⁵cm^-3的范围中、或在从5x10¹³cm^-3至5x10¹⁴cm^-3的范围中。在一个或多个实施例中，用于在场停止区域的峰之中形成具有至第二表面最大距离的掺杂峰的质子注入能量和质子注入剂量的范围例如可以从1600kev至400kev以及从2x10¹²cm^-2至2x10¹⁴cm^-2或从5x10¹²cm^-2至5x10¹³cm^-2。在一个或多个实施例中，在场停止区域的掺杂峰之中具有距第二表面最大垂直距离的掺杂峰和场停止区域的掺杂峰之中具有距第二表面最小垂直距离的掺杂峰之间的垂直距离的范围例如可以从3µm至45µm、或从5µm至25µm。因此，由于目标掺杂分布受到基于氧的掺杂复合物的可容忍的不希望的干扰，可以设置场停止区域中的平滑掺杂浓度分布，从而允许例如半导体功率器件的更平滑关断过程。

在一个或多个实施例中，该半导体器件是垂直功率半导体器件并且该方法进一步包括形成电气连接至半导体本体的第一表面的第一负载端子接触件，以及形成电气连接至半导体本体的第二表面的第二负载端子接触件。该第一负载端子接触件可以包括例如接触插头或接触线、金属布线和接触区或接触垫。该第一负载端子接触件可以是布线区邻接半导体本体的第一表面的部分。该布线区可以包括一个、两个、三个或甚至多个布线或金属级。在一个或多个实施例中，最外面的布线级是功率金属化，例如具有多于5µm、或多于10µm、或甚至多于15µm的厚度的铜层。该第一负载端子接触件可以是例如电气连接至功率二极管的阳极区的阳极接触件、或电气连接至绝缘栅双极型晶体管单元（igbt单元）或绝缘栅场效应晶体管单元（igfet单元）的源极/本体区的源极接触件。该第二负载端子接触件可以包括例如接触插头或接触线、金属布线和接触区或接触垫。该第二负载端子接触件可以是布线区邻接半导体本体的第二表面的部分。该布线区可以包括一个、两个、三个或甚至多个布线或金属级。在一个或多个实施例中，最外面的布线级是功率金属化，例如具有多于5µm、或多于10µm、或甚至多于15µm的厚度的铜层。该第二负载端子接触件可以是例如电气连接至功率二极管的阴极区的阴极接触件、或电气连接至绝缘栅双极型晶体管单元（igbt单元）的后侧发射极区的后侧发射极接触件、或电气连接至绝缘栅场效应晶体管单元（igfet单元）（诸如功率金属氧化物半导体场效应晶体管（功率mosfet））的漏极区的漏极接触件。

上面描述的方法1000允许通过氧和/或碳杂质从半导体本体的外扩散来从半导体本体移除不希望的掺杂剂（例如施主状复合物，诸如cioihn）。这允许更精确地设置半导体主体中的功能半导体区（诸如场停止区域）的掺杂浓度。

图2a-2d是用于图示用于制造半导体器件的工艺特征的示例的半导体本体100的视图。

图2a的视图图示通过热处理来降低在cz半导体本体的第一部分中的氧浓度的工艺特征的一个示例，该第一部分邻接半导体本体的第一表面。参考图2a中图示的左侧视图，半导体本体100受到热处理设备101（例如炉子）中的热处理。相应地应用参考图1中图示的工艺特征s100提供的另外的细节。该热处理促使氧浓度c在邻接半导体本体100的第一表面103的半导体本体100的第一部分102中的降低。可以通过氧从半导体本体100的外扩散（例如通过半导体本体100的第一和/或第二表面的外扩散）来降低该氧浓度。在热处理期间的不同热预算可以导致沿着垂直于半导体本体100的第一表面103的垂直方向的不同氧浓度，如由示例性氧浓度分布c1、c2示意性图示的。与氧浓度分布c2相关联的热预算可以比与氧浓度分布c1相关联的热预算更大。除了邻接第一表面103的第一部分102中的氧浓度的减小之外，可以在邻接半导体本体100的第二表面105的半导体本体的第二部分104中设置氧浓度的类似减小。例如，依据对外扩散具有影响的层的存在（例如在第一和/或第二表面103、105上的氧化层），通过第一和第二表面103、105的不同外扩散行为可能分别导致朝向第一和第二表面的氧浓度分布的不同减小。在一个或多个实施例中，第一和第二部分102、104可能混合，从而导致氧浓度在半导体本体的中央部分中的减小。通过热处理的碳外扩散可能导致与例如图2a中图示的c1、c2类似的分布。

在热处理期间氧化层在第一表面上的存在或省略允许设置朝向第一表面的磷浓度分布。当省略氧化层时，可以将半导体本体中的在距第一表面1µm的第一垂直距离d1处的第一磷浓度cp1设置在从半导体本体中的在距第一表面10µm的第二垂直距离d2处的第二磷浓度cp2的10%至50%的第一范围r1中。氧化层可以阻碍磷外扩散，并且可以将半导体本体中的在距第一表面1µm的第一垂直距离d1处的第一磷浓度cp1’设置在从半导体本体中的在距第一表面10µm的第二垂直距离d2处的第二磷浓度cp2的95%至100%的第二范围r2中。

图2b的横截面视图图示在第一表面103处处理半导体本体100的工艺特征的一个示例，结果得到可以包括邻接第一表面103的半导体本体100的一部分以及邻接第一表面103的布线区的已处理部分107。相应地应用参考图1的工艺特征s110提供的另外的细节。

图2c的横截面视图图示了通过使半导体本体从与第一表面相对的第二表面变薄来降低半导体本体的厚度的一个示例。可以例如通过机械工艺（例如搭接和/或抛光和/或磨光）、通过化学工艺（例如蚀刻）或通过激光烧蚀来从第二表面105移除半导体本体100的材料。在一个或多个实施例中，例如可以将目标厚度设置在从20µm至300µm或从30µm至150µm的范围中。使半导体本体100变薄可以例如在到达半导体本体的第一部分102之前、在第一部分102处或在到达第一部分102之后终止。相应地应用参考图1的工艺特征s120提供的另外的细节。

图2d的横截面视图图示由通过半导体本体的第二表面的质子注入来在半导体本体中形成场停止区域的一个示例。该场停止区域延伸到cz半导体本体100的存在降低的氧浓度的第一部分中。因此，在第一部分102中设置质子的至少最深的范围结束峰。进一步参考图2d的示意性横截面视图，例如通过热处理使半导体本体100退火，由此如在图示半导体本体100中沿着垂直于第一和第二表面103、105的垂直方向的掺杂分布的图2d的右边部分中图示的激活氢相关施主。相应地应用在本文中参考图1中图示的工艺特征s130提供的另外的细节，例如关于数目n、能量ei、剂量φi、不同质子注入的能量ei和剂量φi之间的关系。在图2d中图示的示例中，大量的四个质子注入被用于在漂移区域1131、1132和第二表面105之间制造场停止区域1121、1122。与场停止区域1121、1122相关联的掺杂分布p1、p2在邻域掺杂峰之间的垂直距离上不同。分布p1的邻域掺杂峰之间的垂直距离比分布p2的邻域掺杂峰之间的垂直距离更大。可以通过减小用于制造邻域掺杂峰的离子注入能量的差来使邻域掺杂峰变得更靠近彼此。在减小邻域掺杂峰之间的距离的情况下，邻域掺杂峰的掺杂分布的重叠部分增加，由此导致例如朝着第二表面105的场停止区域的掺杂浓度的更均匀增加。在一个或多个实施例中，漂移区域1131、1132的垂直延伸在从20µm至300µm、或从30µm至200µm、或从50µm至150µm的范围中，并且漂移区域1131、1132中的掺杂浓度在从5x10¹²cm^-3至2x10¹⁴cm^-3的范围中或在从1x10¹³cm^-3至1x10¹⁴cm^-3的范围中。这允许制造被配置成阻挡在几百伏特到数千伏特的范围中的电压的半导体功率器件。

图3是图示半导体器件的示例的示意性横截面视图，可以通过例如包括上面描述的方法1000的工艺特征的工艺来制造该半导体器件。

在已处理的部分107的左侧包围部分中，功率二极管的第一负载接触件l1（例如阳极电极接触件）电气连接至p⁺掺杂阳极区125。例如当实施工艺特征s110时，可以形成该p⁺掺杂阳极区125。

在已处理的部分107的右侧包围部分中，绝缘栅双极型晶体管的第一负载接触件l1（例如源极电极接触件）电气连接至p掺杂本体区126和n⁺掺杂源极区127。此外，控制电极接触件c（例如栅电极接触件）电气连接至栅电极128。栅极电介质129被布置在栅电极128和漂移区域113之间。当实施例如图1的工艺特征s110时，可以形成该第一负载接触件l1、p掺杂本体区126、n⁺掺杂源极区127、栅电极128和栅极电介质129。

在半导体本体100的底部处的左侧包围部分中，第二负载接触件l2（例如阴极电极接触件）电气连接至n⁺掺杂阴极区130。可以在半导体本体100的薄化之后通过掺杂工艺来形成该n⁺掺杂阴极区130并且其可以邻接通过例如图1中图示的工艺特征s130或参考图2d描述的工艺制造的场停止区域112。

在半导体本体100的底部处的右侧包围部分中，第二负载接触件l2（例如后侧发射极电极接触件）电气连接至p⁺掺杂后侧发射极区131。可以例如通过在半导体本体100的薄化之后的掺杂工艺或通过在前的层沉积和掺杂来形成该p⁺掺杂后侧发射极区131。

图4是图示掺杂浓度沿着垂直方向（例如图2d中图示的从半导体本体100的第一表面103垂直延伸至第二表面105的方向）的分布的示例的示意性图表。可以通过实施包括用于制造场停止区域112的质子注入的方法1000的工艺特征来制造包括如由第一曲线ci描绘的漂移区域的掺杂浓度的器件。可相比的分布ce1、ce2、ce3、ce4、ce5、ce6指代在不实施图1中描绘的工艺特征s100的情况下通cz半导体本体中的质子注入和退火制造的场停止区域。

在一个或多个实施例中，该场停止区域的掺杂浓度分布沿着从第一表面至第二表面的垂直方向从在场停止区域的掺杂峰中具有距第二表面最大垂直距离的掺杂峰（例如图4中描绘的掺杂峰dp1）至邻域掺杂最小值（例如图4中描绘的掺杂最小值dm1）减小达多于在具有距第二表面最大垂直距离的掺杂峰处的掺杂浓度值的50%。在图4中描绘的说明性示例中，在掺杂峰cdp1处的浓度cdp1和掺杂最小值dm1处的浓度cdm1之间保持以下关系：cdm1<0.5xcdp1。

在一个或多个实施例中，将具有距第二表面最大垂直距离的掺杂峰的掺杂浓度（例如掺杂峰浓度cdp1）设置在从8x10¹³cm^-3至2x10¹⁵cm^-3的范围中。

通过在图1中描绘的方法1000可以降低掺杂浓度的精确设定受到的由基体材料（例如cz硅中的氧复合物）中的杂质引起的不希望掺杂的干扰。如在图4中图示的，在掺杂最小值dm1处的掺杂浓度cdm1显著低于参考分布ce1、…、ce6的相应极小值，由此允许与参考分布ce1、…、ce6的掺杂分布相比漂移区域的掺杂分布的更精确设置。

尽管已经在本文中图示和描述了具体实施例，但是本领域普通技术人员将会认识到，在不偏离本发明的范围的情况下各种各样的备选和/或等同实现可以替换所示出和描述的具体实施例。该申请意图覆盖本文中描述的具体实施例的任何适配或变化。因此，意图使本发明仅由权利要求以及其等同物来限制。