本发明涉及半导体工艺领域，尤其涉及一种mps二极管器件及其制备方法。
背景技术：
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。功率二极管是电路系统的关键部件，广泛适用于高频逆变器、数码产品、发电机、电视机等民用产品以及卫星接收装置、导弹飞机等各种先进武器控制系统和仪器仪表设备的军用场合。为了满足低功耗、高频、高温、小型化等应用要求，对功率二极管的耐压、导通电阻、开启压降、反向恢复特性、高温特性的要求也越来越高。
为了满足功率和快速开关器件应用的需要，mps二极管器件的诞生解决了部分难题。
mps二极管器件将肖特基整流管和pin整流管的优点集于一体，是一种混合型二极管(混合pin和肖特基)，它不仅具有较高的反向阻断电压，而且它的通态压降很低，反向恢复时间很短，反向恢复峰值电流很小，具有软的反向恢复特性。
更多有关现有mps二极管器件相关内容，可以参考公开号为cn106298774a和cn105931950a的中国专利申请。
技术实现要素：
本发明解决的问题是提供一种mps二极管器件及其制备方法，解决传统mps二极管器件拥有较低正向导通特性和较高开启压降的问题。
为解决上述问题，本发明提供一种mps二极管器件及其制备方法，包括：所述器件自下而上包括阴极电极、n+碳化硅衬底、n-外延层和阳极电极；所述n-外延层具有至少两个p+区；相邻两个所述p+区之间具有n-补偿掺杂区，所述n-补偿掺杂区的深度小于或者等于所述p+区的深度，所述n-补偿掺杂区的掺杂浓度高于所述n-外延层的掺杂浓度；所述阳极电极包括第一金属和第二金属，所述p+区表面与所述第一金属之间欧姆接触，所述n-补偿掺杂区表面与所述第二金属之间肖特基接触。
进一步，所述n-补偿掺杂区直接与相邻两个所述p+区的左右边缘相连，介于两个相邻的p+区之间。但是，由于所述n-补偿掺杂区的深度小于或者等于所述p+区的深度，因此，所述n-补偿掺杂区与p+区的下边缘不相连。
可选的，所述n-补偿掺杂区的掺杂浓度为1×1016atom/cm3～1×1017atom/cm3。
可选的，所述p+区深度为0.8μm～2μm，所述n-补偿掺杂区的深度与所述p+区的深度差值为0μm～0.6μm。
可选的，所述第一金属为镍，所述第二金属为钛。
为解决上述问题，本发明还提供了一种mps二极管器件的制备方法，包括：在n+碳化硅衬底上形成n-外延层；在所述n-外延层顶部形成n-补偿掺杂区；在所述n-外延层顶部形成p+区；其中，所述n-补偿掺杂区位于相邻两个所述p+区之间，所述n-补偿掺杂区的深度小于或者等于所述p+区的深度；在所述p+区表面形成第一金属，所述第一金属与所述p+区表面为欧姆接触；在第一金属及n-补偿掺杂区表面同时形成第二金属，所述n-补偿掺杂区与第二金属接触区域形成肖特基接触；在所述n+碳化硅衬底下方形成阴极电极。
可选的，所述n-补偿掺杂区采用离子注入进行掺杂，注入的离子为n离子。
可选的，在n-外延层形成碳膜，采用高温退火对各区域中的注入离子进行激活，再通过氧化方法去除所述碳膜。
可选的，在氩气氛围下实施快速热退火工艺，使所述第一金属形成所述欧姆接触。
可选的，采用低温快速热退火，使所述第二金属形成所述肖特基接触。
本发明技术方案中，在相邻两个p+区的之间形成n-补偿掺杂区，使整个器件成为具有补偿掺杂结构的碳化硅衬底的mps二极管器件。其中，n-补偿掺杂区的引入，可以在不减小击穿电压的情况下，提升器件的导通特性，降低器件的正向压降。此外，相应n-补偿掺杂区的存在，还可在有源区实现全面均匀击穿。
附图说明
图1是实施例中mps二极管器件示意图；
图2至图4是制备图1所示mps二极管器件各步骤对应结构示意图；
图5为实施例中mps二极管器件与传统mps二极管器件正向伏安特性仿真结果；
图6为实施例中mps二极管器件与传统mps二极管器件反向伏安特性仿真结果；
图7是另一实施例中mps二极管器件示意图；
图8至图10是制备图7所示mps二极管器件各步骤对应结构示意图；
图11为另一实施例中mps二极管器件与传统mps二极管器件正向伏安特性仿真结果；
图12为另一实施例中mps二极管器件与传统mps二极管器件反向伏安特性仿真结果。
具体实施方式
传统碳化硅衬底的mps二极管器件，在工作时，存在着相对较低的导通特性和相对较高的正向压降的缺点。为此，本发明提供一种新的mps二极管器件及其制备方法，以解决上述存在的不足。
为更加清楚的表示，下面结合附图对本发明做详细的说明。
本发明提供一种mps二极管器件，所述器件自下而上包括阴极电极、n+碳化硅衬底、n-外延层和阳极电极；所述n-外延层具有至少两个p+区；相邻两个所述p+区之间具有n-补偿掺杂区，所述n-补偿掺杂区的深度小于或者等于所述p+区的深度；所述n-补偿掺杂区的掺杂浓度高于所述n-外延层的掺杂浓度；所述阳极电极包括第一金属和第二金属，所述p+区表面与所述第一金属之间欧姆接触，所述n-补偿掺杂区表面与所述第二金属之间肖特基接触。
碳化硅具有大的带隙。采用碳化硅作为衬底，在相同耐压下比较时，能够将相关器件在工作时的损耗抑制得较小。
需要说明的是，p+区的上表面即为n-外延层的上表面，可知，p+区位于n-外延层的上部分，或者也可以称为顶部。同样的，n-补偿掺杂区的上表面即为n-外延层的上表面，可知，n-补偿掺杂区位于n-外延层的上部分。
进一步的，可以设置所述n-补偿掺杂区直接与相邻两个所述p+区相连(紧密相连)。n-补偿掺杂区直接与相邻两个所述p+区相连有利于减小器件电阻。
其它情况下，n-补偿掺杂区与两个相邻的所述p+区之间也可以具有间隙，但是，此时相应的器件电阻相对较大。
n-外延层的掺杂浓度通常可以为1×1015atom/cm3～1×1016atom/cm3，相应的，所述n-补偿掺杂区的掺杂浓度为1×1016atom/cm3～1×1017atom/cm3，即保证n-补偿掺杂区的掺杂浓度高于n-外延层的掺杂浓度。n-补偿掺杂区的掺杂浓度高于n-外延层的掺杂浓度，保证了制备n-补偿掺杂区的目的效果实现。n-补偿掺杂区的引入，可以在不减小二极管器件反向击穿电压的情况下，使二极管肖特基接触处的导通电阻减小，从而提升二极管的正向导通特性，降低二极管正向压降。
所述n-补偿掺杂区的深度小于或者等于所述p+区的深度，目的是为了不引起器件反向击穿电压的降低。即n-补偿掺杂区的深度小于或者等于p+区的深度，以免减小二极管器件反向击穿电压。具体的，可以设置所述n-补偿掺杂区深度在0.2μm～2μm之间，所述p+区深度为0.8μm～2μm。
上述可知，在相邻两个所述p+区之间引入n-补偿掺杂区，并且，设置n-补偿掺杂区的深度小于或者等于p+区的深度，从而达到降低二极管器件特征导通电阻的作用，而又同时不出现反向击穿电压降低等其它不良影响。
其中，所述第一金属可以为镍，所述第二金属可以为钛。即用于形成欧姆接触的金属可以选取为镍，用于形成肖特基接触的金属可以选取为钛。
相邻两个所述p+区之间的间距可以为2μm～4μm。这一间距，可以根据器件的性能参数进行调整，但这一间距影响着n-补偿掺杂区的宽度。特别是n-补偿掺杂区直接与相邻两个所述p+区相连时，这一间距就等于n-补偿掺杂区的宽度。
本发明采用碳化硅材料作为二极管器件的衬底材料，在结构上又进行了改进，在碳化硅衬底的mps二极管器件的结构中，在肖特基接触处(下方)，制备了n-补偿掺杂区。n-补偿掺杂区的引入，能够在不减小二极管器件反向击穿电压的情况下，使二极管肖特基接触处的导通电阻减小，从而提升二极管正向导通特性，降低了二极管的正向压降，提高二极管的性能。
本发明还同时提供mps二极管器件的制备方法，可以用于制备上述mps二极管器件，因此，所述制备方法和上述二极管结构之间的内容，可以相互参考。
所述制备方法包括：
在n+碳化硅衬底上形成n-外延层；在所述n-外延层顶部形成n-补偿掺杂区；在所述n-外延层顶部形成p+区；其中，所述n-补偿掺杂区位于相邻两个所述p+区之间，所述n-补偿掺杂区的深度小于或者等于所述p+区的深度；在所述p+区表面形成第一金属，所述第一金属与所述p+区表面欧姆接触；在第一金属及n-补偿掺杂区表面同时形成第二金属，所述n-补偿掺杂区与第二金属接触区域形成肖特基接触；在所述n+碳化硅衬底下方形成阴极电极。
通常，通过外延生长，在n+碳化硅衬底上形成n-外延层，形成n-外延层后的整体结构，通常可以称为外延片。
形成n-补偿掺杂区和p+区的过程可以包括以下步骤：
在n-外延层上制备第一掩模层(所述第一掩模层的材料可以为二氧化硅)；用光刻刻蚀工艺，在第一掩模层上形成第一掩模图形；通过n离子注入手段形成n-补偿注入区(即后续n-补偿掺杂区，可知所述n-补偿掺杂区采用离子注入进行掺杂，注入的离子为n离子)；清洗掉第一掩模图形，在n-外延层表面形成第二掩模层；用光刻刻蚀工艺，在第二掩模层上形成第二掩模图形；通过al离子注入手段形成p+注入区(即后续p+区)；在n-外延层表面形成碳膜，以对n-外延层表面进行保护；通过高温退火，对注入离子进行激活，形成n-补偿掺杂区和p+区等掺杂区；最后，可以通过氧化方法去除碳膜。
形成欧姆接触的过程可以包括以下步骤：
形成隔离介质层(所述隔离介质层的材料可以为二氧化硅，可以采用沉积工艺形成)；采用光刻和刻蚀等工艺，刻蚀隔离介质层，以暴露p+区表面，用于形成欧姆接触。
在n-外延层表面(即此时的外延片正面)，沉积第一金属，第一金属为用于形成欧姆接触的金属；需要说明的是，可以同时在外延片背面沉积金属，外延片背面的金属用于作为阴极电极。
在氩气氛围下实施快速热退火工艺，形成所述欧姆接触。
形成肖特基接触的过程可以包括以下步骤：
在外延片背面进行保护，以保护阴极电极等结构；然后，在外延片正面沉积第二金属，第二金属为用于形成肖特基接触的金属；通过低温快速热退火工艺，使第二金属在肖特基区域(即本发明中n-补偿掺杂区上表面)形成相应的肖特基接触。
最后，还可以在外延片的正面和背面，通过沉积金属工艺，形成厚电极。
实施例1
图1为本发明实施例提供的一种带有mps二极管器件结构剖面示意图，包括：
n+碳化硅衬底11，n+碳化硅衬底11可以由掺杂浓度为5×1018atom/cm3的碳化硅材料构成，厚度可以为350μm；n-外延层12，位于n+碳化硅衬底11之上；阴极电极17，位于n+碳化硅衬底11之下；n-补偿掺杂区14，位于n-外延层12表面附近(顶部)；p+区13，位于n-补偿掺杂区14周围的n-外延层12表面附近(顶部)；此时，相邻两个所述p+区13之间为n-补偿掺杂区14；阳极电极(未标注)覆盖整个p+区13及n-补偿掺杂区14的表面；阳极电极包括第一金属15和第二金属16，n-补偿掺杂区14表面与所述第二金属16之间肖特基接触，p+区13表面与第一金属15之间欧姆接触。
本实施例中，n-补偿掺杂区14的深度小于p+区13的深度，n-补偿掺杂区14浓度1×1017atom/cm3，深度为0.8μm。
图2至图4(并结合图1)，示出了图1所示mps二极管器件的制备过程。
图1所示mps二极管器件的制备步骤如下：
请参考图2，在n+碳化硅衬底11上通过外延生长形成n-外延层12，n-外延层掺杂浓度为6×1015atom/cm3，厚度为5.5μm；
请继续参考图2，在n-外延层12上沉积形成二氧化硅，以作为掩模层(未示出)，掩模层为厚度2μm；通过光刻和刻蚀等工艺形成掩模图形(未示出)；并通过n离子注入手段形成n-补偿掺杂区14(后续激活)，n-补偿掺杂区14浓度1×1017atom/cm3，深度为0.8μm；
请继续参考图2，清洗掉前述注入掩模层，在n-外延层12表面再次通过沉积工艺形成新的掩模层(未示出)，用光刻和刻蚀等工艺形成新的掩模图形(未示出)，再通过al离子注入手段形成p+区13(后续激活)，p+区13浓度1×1019atom/cm3，深度1.2μm；
利用碳膜溅射机在外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，退火温度1650℃，退火时间45min；通过氧化方法去除碳膜；
沉积二氧化硅形成隔离介质层(未示出)，采用光刻和刻蚀等步骤暴露出p+区欧姆接触区域；
请参考图3，沉积第一金属15，在氩气氛围下实施快速热退火工艺，形成欧姆接触；部分金属可以同时形成在外延片的背面，作为阴极电极17，完成后清洗掉正面未反应的镍金属及隔离介质层；
请参考图4，对n+碳化硅衬底11背面进行保护形成保护隔离层(未示出)，在正面沉积第二金属16，通过光刻和刻蚀等工艺，使第二金属16形成电极图形；
通过低温快速热退火工艺，使所述电极图形在肖特基区域形成肖特基接触，相应的低温快速热退火的退火温度为500℃，退火时间为2min；
外延片的正面可以通过沉积金属形成另一部分的阳极电极；外延片的背面可以通过继续沉积钛、镍或ag等金属，形成背面的其它部分的阴极电极，可以返回参考图1。
图5为实施例中mps二极管器件与传统mps二极管器件正向伏安特性仿真结果，图5显示了本实施例中，mps二极管器件的仿真正向压降情况(图中的虚线new所示)与传统mps二极管器件的仿真正向压降情况(图中的虚线old所示)。可知，本实施例中的mps二极管器件正向压降明显降低。
图6为实施例中mps二极管器件与传统mps二极管器件反向伏安特性仿真结果，图6显示了本实施例中，mps二极管器件的仿真反向击穿电压情况(图中的虚线new所示)与传统mps二极管器件的仿真反向击穿电压情况(图中的虚线old所示)。可知，本实施例中的mps二极管器件反向击穿电压并没有降低。同时，能够改善器件导通特性，促使器件的正向压降降低。综合考虑器件的性能，本实施例的mps二极管器件具有广阔的运用场合。
实施例2
图7为本发明实施例提供的另一种带有mps二极管器件结构剖面示意图，包括：n+碳化硅衬底21，n+碳化硅衬底21可以由掺杂浓度为5×1018atom/cm3的碳化硅材料构成，厚度可以为350μm；n-外延层22，位于n+碳化硅衬底21之上；阴极电极27，位于n+碳化硅衬底21之下；n-补偿掺杂区24，位于n-外延层22表面附近(顶部)；p+区23，位于n-补偿掺杂区24周围的n-外延层22表面附近(顶部)；此时，相邻两个所述p+区23之间为n-补偿掺杂区24；阳极电极(未标注)覆盖整个p+区23及n-补偿掺杂区24的表面；阳极电极包括第一金属25和第二金属26，n-补偿掺杂区24表面与所述第二金属26之间肖特基接触，p+区23表面与所述第一金属25之间欧姆接触。
与前述实施例不同的是，本实施例中，n-补偿掺杂区24浓度5×1016atom/cm3，深度为1.2μm，并且，本实施例中，n-补偿掺杂区24的深度等于p+区23的深度。
图8至图10(并结合图7)，示出了图7所示mps二极管器件的制备过程。
图8所示mps二极管器件的制备步骤如下：
请参考图8，在n+碳化硅衬底21上通过外延生长形成n-外延层22，n-外延层掺杂浓度6×1015atom/cm3，厚度为5.5μm；
请继续参考图8，在n-外延层22上沉积形成二氧化硅，以作为掩模层(未示出)，掩模层为厚度2μm；通过光刻和刻蚀等工艺形成掩模图形(未示出)；并通过n离子注入手段形成n-补偿掺杂区24(后续激活)，n-补偿掺杂区24掺杂浓度为5×1016atom/cm3，深度为1.2μm；
请继续参考图8，清洗掉前述注入掩模层，在n-外延层22表面再次通过沉积工艺形成新的掩模层(未示出)，用光刻和刻蚀等工艺形成新的掩模图形(未示出)，再通过al离子注入手段形成p+区23(后续激活)，p+区23浓度1×1019atom/cm3，深度为1.2μm；
利用碳膜溅射机在外延层表面进行碳膜保护，通过高温退火对注入离子进行激活，退火温度1650℃，退火时间45min；通过氧化方法去除碳膜；
沉积二氧化硅形成隔离介质层(未示出)，采用光刻和刻蚀等步骤暴露出p+区欧姆接触区域；
请参考图9，沉积第一金属25，在氩气氛围下实施快速热退火工艺，形成欧姆接触；部分金属可以同时形成在外延片的背面，作为阴极电极27，完成后清洗掉正面未反应的镍金属及隔离介质层；
请参考图10，对n+碳化硅衬底21背面进行保护形成保护隔离层(未示出)，在正面沉积第二金属26，通过光刻和刻蚀等工艺，使第二金属26形成电极图形；通过低温快速热退火工艺，使所述电极图形在肖特基区域形成肖特基接触，相应的低温快速热退火的退火温度为500℃，退火时间为2min；
外延片的正面可以通过沉积金属形成另一部分的阳极电极；外延片的背面可以通过继续沉积钛、镍或ag等金属，形成背面的其它部分的阴极电极，可以返回参考图7。
图11为实施例中mps二极管器件与传统mps二极管器件正向伏安特性仿真结果，图11显示了本实施例中，mps二极管器件的仿真正向压降情况(图中的虚线new所示)与传统mps二极管器件的仿真正向压降情况(图中的虚线old所示)。可知，本实施例中的mps二极管器件正向压降降低。
图12为实施例中mps二极管器件与传统mps二极管器件反向的伏安特性仿真结果，图12显示了本实施例中，mps二极管器件的仿真反向击穿电压情况(图中的虚线new所示)与传统mps二极管器件的仿真反向击穿电压情况(图中的虚线old所示)。可知，本实施例中的mps二极管器件反向击穿电压基本没有太大变化，即mps二极管器件反向击穿电压基本不减小，同时，又改善器件导通特性，促使器件的正向压降降低。综合考虑器件的性能，本实施例的mps二极管器件具有广阔的运用场合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。