单芯片正交3dB定向耦合器的制作方法

本实用新型涉及射频集成电路技术，尤其涉及一种单芯片正交3dB定向耦合器。

背景技术：

随着无线通信、空间通信等领域的飞速发展，对于接收和发射链路中的核心部件，包括低噪声放大器和功率放大器来说，对带宽、驻波比和可靠性等方面均提出了更高的要求。平衡式放大器结构具有高稳定性和可靠性，容易实现级联工作和功率合成等优点。

正交3dB定向耦合器是四端口网络，是设计平衡式放大器和低噪声放大器常用的网络结构。现有传统的正交3dB定向耦合器，通常采用微带线设计及制作(如图1)。但采用此方式设计的正交3dB耦合器，占用芯片面积大，成本高，不易于集成。

因此，迫切需要一种小尺寸正交混合耦合器，其具有较小的外形尺寸和较高的集成度，并且同时具有低廉的制造成本和高性能。

技术实现要素：

为了克服上述现有技术的不足，本实用新型提供一种单芯片正交3dB定向耦合器，具有占用芯片面积小、集成度高、制造成本低的优点。

本实用新型提供的技术方案是：

一种单芯片正交3dB定向耦合器，芯片中包括至少六个无源器件，其中至少包括两个电感器，电感器和电容器均在同一颗管芯上实现；管芯上的两个电感器构造分别由上层金属走线及下层金属走线实现平面电感绕制，两个电感在上下层实现重叠；管芯的衬底的材料属性为硅、碳化硅、蓝宝石、Ⅲ-Ⅴ族化合物半导体或者其他掺杂半导体材料中一种或者多种；管芯上的金属走线的材料属性为金、铜或者其他金属。

本实用新型一实施例设计的单芯片正交3dB定向耦合器包括两个电感和四个电容，上层电感器的上层金属走线与下层电感器的下层金属走线完全重叠，达到耦合度最高的效果。

与现有技术相比，本实用新型的有益效果是：

本实用新型提供一种单芯片正交3dB定向耦合器，芯片中包括至少4个无源器件，其中至少两个电感器，电感器和电容器均在同一颗管芯上实现；两个电感器叠加可增大电感之间的互感系数，同时缩小正交耦合器的面积。具体地，本实用新型具有以下技术优势：

(一)外形尺寸紧凑，集成度高；

(二)制造成本低廉；

(三)精度可控，一致性好。

附图说明

图1为现有传统微带线设计的正交3dB定向耦合器的结构示意图；

其中，“Input”为定向耦合器的输入端,信号通常从此端输入；“-90°”为定向耦合器的输出端，输出信号与输入信号的相位相差-90度，理想情况下，功率为输入信号的一半；“-180°”为定向耦合器的另一个输出端，输出信号与输入信号的相位相差-180度，理想情况下，功率为输入信号的一半；“Isolated”为定向耦合器的隔离端，理想情况下此端口无功率输出。

图2是本实用新型提供的单芯片正交3dB定向耦合器一个实施例的立体图；

其中，100—管芯；101—应用上层金属制作的片上绕线电感；102—应用下层金属制作的片上绕线电感；103和105分别是上层绕线电感101的两个端口，标记1为电感101的起点，标记2为电感101的终点；104和106分别是下层绕线电感102的两个端口，标记3为电感 102的起点，标记4为电感102的终点；电感101与电感102之间有介质层，两个电感叠加产生互感。

图3是本实用新型提供的单芯片正交3dB定向耦合器一个实施例的俯视图；

其中，301为应用上层金属制作的片上绕线电感；302为应用下层金属制作的片上绕线电感；电感301与电感302完全叠加，可增大两个电感之间的互感系数；同时，缩小正交耦合器的面积。

图4是本实用新型采用集总参数实现正交3dB定向耦合器电路图；

其中，端口PORT P1为定向耦合器的输入端；端口PORT P2为定向耦合器的“-90度”输出端，输出信号与输入信号的相位相差-90度，理想情况下，功率为输入信号的一半，相差约3dB；端口PORT P4为定向耦合器的“-180度”输出端，输出信号与输入信号的相位相差- 180度，理想情况下，功率为输入信号的一半，相差约3dB；端口PORT P3为定向耦合器的隔离端，理想情况下此端口无功率输出。

图5是采用本实用新型的正交3dB定向耦合器结构的插损仿真结果；

其中，两条曲线分别为端口PORT 2与PORT 1之间的插损，以及PORT4与PORT 1之间的插损，在1.825GHz时，约为3dB。

图6采用本实用新型的正交3dB定向耦合器结构的相位仿真结果；

其中，曲线显示的数值为，随着频率的变化，端口PORT2和端口PORT4之间的相位差。在1.821GHz时，相位差约为90度。

具体实施方式

下面结合附图，通过实施例进一步描述本实用新型，但不以任何方式限制本实用新型的范围。

为了提高正交3dB定向耦合器的集成度，使其占用芯片面积小，利用半导体工艺的集成无源器件技术(Integrated Passive Device，本实用新型中简称为IPD)可以制造出电感器和电容器，并被广泛采用设计匹配网络。

本实用新型提供一种单芯片正交3dB定向耦合器，采用单个芯片，包括管芯、衬底及金属走线；衬底是管芯的最下层部分，金属走线通常制作于衬底之上。根据工艺及需求的不同，可制作多层金属走线。金属走线实现的电路功能包括电路各模块的连接、电感制作等。芯片中包括至少四个无源器件，无源器件包括电感器和电容器；四个无源器件中至少两个为电感器；电感器和电容器均在同一颗管芯上实现；管芯上的电感器构造分别由上层金属走线及下层金属走线实现平面电感绕制，两个电感器在上层金属走线、下层金属走线实现重叠；两个电感之间有介质层，两个电感叠加产生互感；管芯的衬底的材料属性为硅、碳化硅、蓝宝石、Ⅲ-Ⅴ族化合物半导体或者其他掺杂半导体材料中一种或者多种；管芯上的金属走线的材料属性为金、铜或者其他金属(如铝、钨等)。介质层采用绝缘材料，起到隔离上层与下层金属的作用。本实用新型具有占用芯片面积小、集成度高、制造成本低的优点。

图2是本实用新型的单芯片正交3dB定向耦合器结构的一个实施例的立体图。图中，100 是管芯，101是应用上层金属制作的片上绕线电感(上层绕线电感)；102是应用下层金属制作的片上绕线电感(下层绕线电感)。103和105分别是上层绕线电感101的两个端口；104 和106分别是下层绕线电感102的两个端口。电感101与电感102之间有介质层，两个电感叠加产生互感。

如图3是本实用新型的单芯片正交3dB定向耦合器中互感电感的俯视图。图中301为应用上层金属制作的片上绕线电感；302为应用下层金属制作的片上绕线电感。电感301与电感302完全叠加，可增大两个电感之间的互感系数。同时，缩小正交耦合器的面积。图4即为采用集总参数实现正交3dB定向耦合器电路图，其中，端口PORT P1为定向耦合器的输入端；端口PORT P2为定向耦合器的“-90度”输出端，输出信号与输入信号的相位相差-90 度，理想情况下，功率为输入信号的一半，相差约3dB；端口PORT P4为定向耦合器的“-180 度”输出端，输出信号与输入信号的相位相差-180度，理想情况下，功率为输入信号的一半，相差约3dB；端口PORT P3为定向耦合器的隔离端，理想情况下此端口无功率输出。

电路中的两个电感分别为上层电感、下层电感，实施方式即为图2和图3中所示，分别采用上层金属线/下层金属线绕线实现，其中上层电感与下层电感完全叠加，以增大互感系数。图5为采用这种方法设计的正交3dB定向耦合器的实施例插损仿真结果，可以看到电磁仿真的插损约为3.4dB。图6为采用这种方法设计的正交3dB定向耦合器的实施例相位仿真结果，可以看到相位相差约为90度。

以L波段为例，采用现有传统微带实现的正交3dB耦合器，占用面积至少为4平方厘米，而应用本实用新型的方法实现的正交3dB耦合器，占用芯片面积仅为0.64平方毫米，面积缩小至1/1000。

当然，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员可以根据本实用新型做出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。