电容器阵列结构的制作方法

本实用新型属于半导体器件制造领域，特别是涉及一种电容器阵列结构。

背景技术：

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。随着DRAM制程工艺的持续演进，集成度不断提高，元件尺寸不断地微缩，在目前的20nm以下DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积，包括与衬底连接的下电极层、沉积于下电极层上的电容介质层以及沉积于电容介质层上的上电极层。

然而，现有DRAM电容器结构的制备过程中，在沉积形成电容器下电极层时，同时会产生副产物氯离子。例如，目前最常使用的下电极层沉积方法，如图1所示，在反应腔室中通入氯化钛与氨气气体，氯化钛气体先吸附在衬底表面，接着氨气与氯化钛气体反应于衬底上形成氮化钛下电极层，同时也会产生副产物氯离子。而杂质氯离子会掺入电容器下电极层中，一方面容易使下电极层从衬底上剥落，降低电容器的电连接稳定性；另一方面氯离子与氢离子结合生成强酸会腐蚀下电极层，从而使电容器的漏电率提高；最后会严重降低下电极材料的纯度，使下电极的电阻升高，在沉积电容介质层时，电容介质层中的氧元素容易浸入下电极层，使电容介质层的K(介电常数)值降低，导致电容存储电荷的能力下降。

因此，提供一种电容器阵列结构，以解决现有技术中电容器下电极层含有杂质离子，尤其是杂质氯离子时，电容器的电连接稳定性降低、电容器的漏电率提高以及电容器存储电荷的能力下降的问题实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种电容器阵列结构，用于解决现有技术中电容器下电极层含有杂质离子，尤其是杂质氯离子时，电容器的电连接稳定性降低、电容器的漏电率提高以及电容器存储电荷的能力下降的问题。

为实现上述目的及其他相关目的，本实用新型提供一种电容器阵列结构，包括：

半导体衬底；

下电极层，形成于所述半导体衬底上，所述下电极层的截面形状包括U型，且所述下电极层的内表面及外表面扩散植入氮离子；

电容介质层，覆盖于所述下电极层的内表面及外表面；

上电极层，覆盖于所述电容介质层的外表面。

优选地，所述下电极层的材料包含氮化钛。

优选地，所述下电极层的材料包含由氧化钛、碳化钛以及钨组成的群组中的一种。

优选地，所述电容器阵列结构还包括顶层支撑层、中间支撑层及底层支撑层，均形成于所述半导体衬底上并连接所述下电极层，其中，所述顶层支撑层连接所述下电极层的开口外围，所述中间支撑层连接所述下电极层的中部，所述底层支撑层形成于所述半导体衬底表面且连接所述下电极层的底部外围。

进一步地，所述顶层支撑层、中间支撑层及底层支撑层的材料包含由氮化硅、氮氧化硅组成的群组中的一种。

优选地，所述电容器阵列结构还包括上电极填充层，覆盖所述上电极层的外表面，并填满所述上电极层之间的间隙。

优选地，所述上电极层的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种，所述电容介质层的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的一种。

如上所述，本实用新型的电容器阵列结构，具有以下有益效果：通过对下电极层中植入氮离子，氮离子进入下电极层中将其中的杂质挤出，尤其是杂质氯离子挤出，杂质氯离子与氢离子结合生成氯化氢气体排出，从而降低下电极层中杂质氯离子的含量，使下电极层与衬底的连接稳固，提高电容器的电连接稳定性；另外氯离子和氢离子结合生成氯化氢气体排出，可有效降低杂质氯离子对下电极层的腐蚀，降低电容器的漏电率；最后，在形成电容介质层时，电容介质层中的氧元素不易浸入下电极层，从而有效保证电容器的电荷存储能力

附图说明

图1显示为现有技术中的电容器阵列结构的下电极层制备过程示意图。

图2显示为本实用新型的电容器阵列结构的制备工艺流程图。

图3显示为本实用新型的电容器阵列结构制备中形成交替叠置的支撑层与牺牲层的示意图。

图4显示为本实用新型的电容器阵列结构制备中形成图形化掩膜层光刻方向示意图。

图5a～5h为本实用新型的电容器阵列结构制备中形成图形化掩膜层的结构示意图。

图6显示为本实用新型的电容器阵列结构制备中形成电容孔的结构示意图。

图7显示为本实用新型的电容器阵列结构制备中形成下电极层的结构示意图。

图8显示为本实用新型的电容器阵列结构制备中形成第一开口的俯视图，其中，AAˊ代表沿θ1方向纵切。

图9a～9d显示为图8中沿θ1方向的截面形成第一开口的结构示意图。

图10显示为图8中沿θ1方向的截面处去除第二牺牲层后的结构示意图。

图11显示为图8中沿θ1方向的截面形成第二开口后的结构示意图。

图12显示为图8中沿θ1方向的截面处去除第一牺牲层后的结构示意图。

图13显示为本实用新型的电容器阵列结构制备中对下电极层进行高温等离子体扩散工艺的结构示意图。

图14显示为本实用新型的电容器阵列结构制备中形成电容介质层及上电极层的结构示意图。

元件标号说明

1 半导体衬底

11 电容器阵列区域

2 支撑层

21 底层支撑层

22 中间支撑层

221 第二开口

23 顶层支撑层

231 第一开口

3 牺牲层

31 第一牺牲层

311 下层第一牺牲层

312 上层第一牺牲层

32 第二牺牲层

33 非重叠区域

4 图形化掩膜层

41 窗口

42 多层阻挡层

421 多晶硅阻挡层

422 氧化物阻挡层

423 碳化物阻挡层

43 多层掩膜层

431 第一电介质抗反射层

432 碳化物层

433 第二电介质抗反射层

44 双层刻蚀图形

441 第一刻蚀图形

442 第二刻蚀图形

45 开口

5 电容孔

6 下电极层

61 氮化物掩膜层

62 氧化物掩膜层

63 碳化物掩膜层

64 抗反射层

65 光刻胶层

夹角

S1～S6 步骤1)～步骤6)

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

请参阅图2，本实施例提供一种电容器阵列结构的制备方法，所述电容器阵列结构的制备方法包括如下步骤：

1)提供一半导体衬底，于所述半导体衬底上形成叠层结构，所述叠层结构包括交替层叠的支撑层及牺牲层；

2)于所述叠层结构上形成图形化掩膜层，基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔；

3)于所述电容孔的底部及侧壁形成下电极层，所述支撑层连接所述下电极层；

4)去除所述牺牲层，其中，所述支撑层保留在所述半导体衬底上；

5)对所述下电极层进行氮离子等离子体扩散工艺，所述氮离子扩散进入所述下电极层的内表面及外表面；

6)于所述下电极层的内表面及外表面形成电容介质层，其中，所述电容介质层覆盖所述下电极层，于所述电容介质层的外表面形成上电极层，其中所述上电极层覆盖所述电容介质层。

下面将结合附图详细说明本实用新型的电容器阵列结构的制备方法。

首先，如图2中的S1及图3所示，进行步骤1)，提供一半导体衬底1，于所述半导体衬底1上形成叠层结构，所述叠层结构包括交替层叠的支撑层2及牺牲层3。

作为示例，所述半导体衬底1包含若干个位于内存数组结构中的电容接触节点(图未示)。

具体地，在一具体结构中，所述半导体衬底1还包括半导体基底(图未示)，半导体基底内设置有源区及字线，半导体基底上设置位线及所述电容接触节点，所述电容接触节点电性连接所述内存数组结构内的晶体管源极等。

作为示例，步骤1)中，形成的所述支撑层2的数量大于形成的所述牺牲层3的数量，且所述牺牲层3及所述支撑层2构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层2。

在一较佳的示例中，如图3所示，所述支撑层2的数量为三层，包括顶层支撑层23、中间支撑层22及底层支撑层21，所述牺牲层3的数量为两层，包括位于所述底层支撑层21与所述中间支撑层22之间的第一牺牲层31以及位于所述顶层支撑层23与所述中间支撑层22之间的第二牺牲层32。

具体地，可以采用原子层沉积工艺(Atomic Layer Deposition)或等离子蒸气沉积工艺(Plasma Enhenced Chemical Vapor Deposition)形成各支撑层2以及各牺牲层3，如所述底层支撑层21、所述第一牺牲层31、所述中间支撑层22、所述第二牺牲层32以及所述顶层支撑层23。

作为示例，所述支撑层2的材料包含由氮化硅、氮氧化硅组成的群组中的至少一种，优选地，所述支撑层2的材料包含氮化硅。所述牺牲层3的材料包含氧化物，优选地，所述氧化物可以为氧化硅或氮氧化硅。需要说明的是，所述牺牲层3的材料与所述支撑层2的材料不同，且在同一刻蚀过程(如同一腐蚀液)中两者的腐蚀速率不同，具体表现为在同一刻蚀过程(如同一腐蚀液)中，所述牺牲层3的刻蚀(如腐蚀)速率远远大于所述支撑层2的刻蚀速率，使得当所述牺牲层3被完全去除时，所述支撑层2几乎被完全保留。

在一较佳的示例中，如图3所示，所述第二牺牲层32与第一牺牲层31的材料不同，所述第二牺牲层32的材料包含氧化硅或氮氧化硅。所述第一牺牲层31的材料包含硼磷掺杂的氧化硅(BPSG，硼磷硅玻璃)，且所述第一牺牲层31的不同厚度处磷离子掺杂浓度不同，表现为包括下层第一牺牲层311及上层第一牺牲层312，其中下层第一牺牲层311的磷离子掺杂浓度大于上层第一牺牲层312的磷离子掺杂浓度。由于BPSG的腐蚀速率受硼离子和磷离子浓度的影响，增加硼离子的含量，腐蚀速率会下降，增加磷离子的含量，腐蚀速率会显著升高，而第一牺牲层31是需在同一刻蚀过程中完成，所以提高第一牺牲层31的下层第一牺牲层311的磷离子浓度，可有效保证第一牺牲层31的完全刻蚀，避免刻蚀不足导致电容器性能的降低。本实施例中，所述下层第一牺牲层311的磷离子含量的重量百分比介于3％～5％之间，硼离子含量的重量百分比介于2％～7％之间，所述上层第一牺牲层312的磷离子含量的重量百分比介于3％～5％之间，硼离子含量的重量百分比介于5％～10％之间。

另外，所述牺牲层3在后续工艺过程中会被去除，所述支撑层2的作用即是在所述牺牲层3被去除后作为支撑框架以提高后续制作电容器时结构的机械强度，所以除上述列举的三层支撑层及两层牺牲层的情况外，所述牺牲层和支撑层的数量可以依据后续电容器所需要的高度进行设定，其层叠的数量可以为1～10次或者更多，其中，以2～5次为宜。

接着，如图2中的S2及图4、图5a至图5h及图6所示，进行步骤2)，于所述叠层结构上形成图形化掩膜层4，基于所述图形化掩膜层4于所述叠层结构中刻蚀出多个电容孔5。

作为优选示例，形成所述图形化掩膜层4的步骤包括：

如图5a所示，步骤2-1)，于步骤1)得到的结构上依次形成多层阻挡层42，作为示例，所述多层阻挡层42为三层，依次包含多晶硅阻挡层421、氧化物阻挡层422及碳化物阻挡层423。

如图4及图5b～5c所示，步骤2-2)，于步骤2-1)得到的结构上沿第一方向θ1使用间距倍增工艺形成第一刻蚀图形441。

图4显示为电容器阵列结构制备中形成所述图形化掩膜层4的光刻方向示意图，为了增大电容器的制作密度，可通过在电容器阵列区域11沿两个具有夹角的第一方向θ1及第二方向θ2进行刻蚀，形成阵列分布的非重叠区域33，刻蚀所述非重叠区域33以形成电容孔5，如图6所示，基于所述电容孔5可形成具有阵列分布的电容器。

具体的，如图5b所示，于所述碳化物阻挡层423上依次形成多层掩膜层43及光刻胶层434，作为示例，所述多层掩膜层43为三层，依次包含第一电介质抗反射层431、碳化物层432、第二电介质抗反射层433。如图5c所示，基于所述光刻胶层434，沿所述第一方向θ1使用间距倍增工艺形成所述第一刻蚀图形441。

如图4及图5d所示，步骤2-3)，于步骤2-2)得到的结构上沿第二方向θ2使用间距倍增工艺形成第二刻蚀图形442，从而得到双层刻蚀图形44。作为示例，形成所述第二刻蚀图形442的方法与形成所述第一刻蚀图形441的方法相同，所以在此不做赘述。

如图5e～5h所示，步骤2-4)，刻蚀所述双层刻蚀图形44重叠区域以外的区域，形成具有阵列排布的窗口41的所述图形化掩膜层4。

具体地，如图5e所示，先刻蚀所述双层刻蚀图形44所在区域的重叠区域以外的区域，形成所述电容器阵列结构的多个开口45；如图5f～5h所示，然后沿所述开口45依次刻蚀所述碳化物阻挡层423(如图5f所示)、氧化物阻挡层422(如图5g所示)及多晶硅阻挡层421(如图5h所示)，以形成所述具有阵列排布的窗口41的图形化掩膜层4。作为示例，所述氧化物阻挡层422包括氧化硅阻挡层。

如图6所示，基于所述图形化掩膜层4刻蚀所述支撑层2及所述牺牲层3，以形成与所述窗口41对应的电容孔5。

作为示例，形成所述电容孔的具体方法为：依据所述图形化掩膜层4采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的工艺刻蚀所述支撑层2及所述牺牲层3，以在所述支撑层2及所述牺牲层3内形成上下贯通的所述电容孔5。

继续，如图2中的S3及图7所示，进行步骤3)，于所述电容孔5的底部及侧壁形成下电极层6，所述支撑层2连接所述下电极层6。

优选地，采用化学气相沉积法于所述电容孔5的侧壁及底部，以及所述顶层支撑层23的上表面沉积下电极材料层，所述下电极层6的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种，然后，再采用刻蚀工艺去除位于所述顶层支撑层23上表面的所述下电极材料层，保留位于所述电容孔5的侧壁及底部的所述下电极材料层即为所述下电极层6，其中，所述化学气相沉积法的前驱物包含金属氯化物。由于前驱物包含金属氯化物，所以在沉积生成所述下电极层6时，会有氯离子产生，氯离子掺入所述下电极层6导致下电极层6中含有杂质氯离子。本实施例的所述下电极层6的材料包含氮化钛，采用化学气相沉积法包含的化学反应为：TICl4+NH3→TIN+HCl+N2，所以在沉积过程中，反应前驱物TICl4给所述下电极层6中引入了杂质氯离子。

继续，如图2中的S4及图8至图12所示，进行步骤4)，去除所述牺牲层3，其中，所述支撑层2保留在所述半导体衬底1上。

作为示例，步骤4)包括如下步骤：

步骤4-1)，于所述顶层支撑层23内形成第一开口231，以暴露出位于其下表面的所述第二牺牲层32。具体地，如图9a所示，首先于所述顶层支撑层23上依次形成氮化物掩膜层61、氧化物掩膜层62、碳化物掩膜层63、抗反射层64以及光刻胶层65；然后，如图9b所示，基于所述光刻胶层65曝光刻蚀所述抗反射层64、碳化物掩膜层63、氧化物掩膜层62及氮化物掩膜层61，形成第一开口231；最后，如图9c～9d所示，依次刻蚀所述氧化物掩膜层62(如图9c所示)及氮化物掩膜层61(如图9d所示)。

步骤4-2)，基于所述第一开口231，采用湿法刻蚀工艺去除所述第二牺牲层32，其中，优选地，湿法刻蚀溶液包含30％～60％的氢氟酸，如图10所示。

步骤4-3)，于所述中间支撑层22内形成第二开口221，以暴露出位于其下表面的所述第一牺牲层31，如图11所示。

步骤4-4)，基于所述第二开口221，采用湿法刻蚀工艺去除所述第一牺牲层31，其中，优选地，湿法刻蚀溶液包含30％～60％的氢氟酸，如图12所示。

作为示例，步骤4-2)与步骤4-3)之间还包括于所述顶层支撑层23的上表面沉积支撑层材料的步骤，以将所述顶层支撑层23增厚。这是由于在步骤4-2)的过程中，所述顶层支撑层23会被去除一部分，为了防止后续腐蚀过程中所述顶层支撑层23被刻穿，以及确保所述上层支撑处具有足够的支撑强度，需要在步骤4-2)与步骤4-3)之间增设于所述上层支撑处23的上表面沉积支撑层材料的步骤。

作为示例，步骤4-1)中，一个所述第一开口231仅与一个所述电容孔5交叠，或者一个所述第一开口231同时与多个所述电容孔5交叠(如图8所示，图8以一个所述第一开口231与三个所述电容孔5交叠作为示例)；步骤4-2)中，一个所述第二开口221仅与一个所述电容孔5交叠，或者一个所述第二开口221同时与多个所述电容孔5交叠。本实施例中，一个所述第一开口231同时与三个所述电容孔5交叠，一个所述第二开口221同时与三个所述电容孔5交叠。

继续，如图2中的S5及图13所示，进行步骤5)，对所述下电极层6进行氮离子等离子体扩散工艺，所述氮离子扩散进入所述下电极层6的内表面及外表面。

作为示例，步骤5)包括如下步骤：

步骤5-1)，将步骤4)得到的结构置于氮离子产生装置内。

步骤5-2)，向所述氮离子产生装置内通入氮离子气体源，通过微波作用产生氮离子，所述氮离子通过扩散方式进入所述下电极层6。

具体地，所述氮离子产生装置的工作功率介于1.5KW～2.5KW之间，扩散时间介于50s～60s之间，扩散压强介于0.1TORR～0.5TORR之间，加热温度介于350℃～500℃之间，通入的氮离子气体源包含由氮气和氨气组成的群组中的至少一种。气体源进入氮离子产生装置内后，在微波作用下产生氮离子，氮离子扩散进入所述下电极层6的内表面及外表面中并将所述下电极层6中的杂质挤出，尤其是杂质氯离子挤出，杂质氯离子与氢离子结合生成氯化氢气体排出，从而实现所述下电极层6中的杂质氯离子的去除。使用微波方式产生氮离子，还可有效降低氮离子对下电极层6的损伤。本实施例中，优选使用氨气作为氮离子气体源，氨气在微波作用下可生成氮离子和氢离子，氮离子可将所述下电极层6中的杂质氯离子去除，同时氢离子还可与所述下电极层6表面上的少数杂质氧离子结合生成水气排出，以实现所述下电极层6表面杂质氧离子的去除。

最后，如图2中的S6及图14所示，进行步骤6)，于所述下电极层6的内表面及外表面形成电容介质层7，其中，所述电容介质层7覆盖所述下电极层6，于所述电容介质层7的外表面形成上电极层8，其中所述上电极层8覆盖所述电容介质层7。

作为示例，所述电容介质层7的材料可以选用为高K介质材料，以提高单位面积电容器的电容值，其包含由氧化锆(ZrOx)、氧化铪(HfOx)、钛锆氧化物(ZrTiOx)、氧化钌(RuOx)、氧化锑(SbOx)、氧化铝(AlOx)组成的群组中的至少一种所形成的叠层。所述上电极层8的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种所形成的叠层。

优选地，于所述上电极层8的外表面形成上电极填充层9，其中，所述上电极填充层9覆盖所述上电极层8并填满所述上电极层8之间的间隙。

本实用新型使用氮离子等离子体扩散工艺去除下电极层6中的氯离子杂质，通过实验表明可有效降低下电极层6的电阻率。当采用氮化钛作为下电极层6时，其电阻率可从160μΩ.cm～180μΩ.cm降低至40μΩ.cm～160μΩ.cm；当分别采用钨、钛、硅化钛及硅化钴作为下电极层6时，其电阻率分别降至8μΩ.cm～15μΩ.cm、40μΩ.cm～70μΩ.cm、13μΩ.cm～16μΩ.cm、15μΩ.cm～20μΩ.cm。

实施例二

请结合实施例一继续参阅图14，本实用新型还提供一种电容器阵列结构，其中，所述电容器阵列结构优选采用本实用新型的制备方法制备，当然，并不局限于此，所述电容器阵列结构包括：

半导体衬底1；

下电极层6，形成于所述半导体衬底1上，所述下电极层6的截面形状包括U型，且所述下电极层6的内表面及外表面扩散植入氮离子；

电容介质层7，覆盖于所述下电极层6的内表面及外表面；

上电极层8，覆盖于所述电容介质层7的外表面。

其中，所述下电极层6的内表面及外表面扩散植入的氮离子可以将所述下电极层中的杂质离子挤出，尤其是所述下电极层中的杂质氯离子挤出，从而降低所述下电极层中杂质的含量，尤其是杂质氯离子的含量。

作为示例，所述半导体衬底1包含若干个位于内存数组结构中的电容接触节点(图未示)。

具体地，在一具体结构中，所述半导体衬底1还包括半导体基底(图未示)，半导体基底内设置有源区及字线，半导体基底上设置位线及电容接触节点，所述电容接触节点电性连接所述内存数组结构内的晶体管源极等。

作为示例，所述下电极层7的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种。优选地，所述下电极层7的材料包含氮化钛。

作为示例，所述电容器阵列结构还包括顶层支撑层23、中间支撑层22及底层支撑层21，均形成于所述半导体衬底1上并连接所述下电极层6，其中，所述顶层支撑层23连接所述下电极层6的开口外围，所述中间支撑层22连接所述下电极层6的中部，所述底层支撑层21形成于所述半导体衬底1表面且连接所述下电极层6的底部外围。

所述顶层支撑层23、中间支撑层22、底层支撑层21的作用是为了提高所述电容器阵列的机械强度。

优选地所述顶层支撑层23、中间支撑层22及底层支撑层21的材料包含由氮化硅、氮氧化硅组成的群组中的一种。

作为示例，所述电容器阵列结构还包括上电极填充层9，覆盖所述上电极层8的外表面，并填满所述上电极层8之间的间隙。

作为示例，所述上电极层8的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种，所述电容介质层7的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的一种。

本实用新型提出的电容器阵列结构，通过在所述下电极层6的内表面及外表面扩散植入氮离子，通过实验表明可有效降低下电极层6的电阻率。当采用氮化钛作为下电极层6时，其电阻率可从160μΩ.cm～180μΩ.cm降低至40μΩ.cm～160μΩ.cm；当分别采用钨、钛、硅化钛及硅化钴作为下电极层6时，其电阻率分别降至8μΩ.cm～15μΩ.cm、40μΩ.cm～70μΩ.cm、13μΩ.cm～16μΩ.cm、15μΩ.cm～20μΩ.cm。

综上所述，本实用新型的电容器阵列结构，所述电容器阵列结构包括：半导体衬底；下电极层，形成于所述半导体衬底上，所述下电极层的截面形状包括U型，且所述下电极层的内表面及外表面扩散植入氮离子；电容介质层，覆盖于所述下电极层的内表面及外表面；上电极层，覆盖于所述电容介质层的外表面。本实用新型通过对下电极层中植入氮离子，氮离子进入下电极层中将其中的杂质挤出，尤其是杂质氯离子挤出，杂质氯离子与氢离子结合生成氯化氢气体排出，从而降低下电极层中杂质氯离子的含量，使下电极层与衬底的连接稳固，提高电容器的电连接稳定性；另外氯离子和氢离子结合生成氯化氢气体排出，可有效降低杂质氯离子对下电极层的腐蚀，降低电容器的漏电率；最后，在形成电容介质层时，电容介质层中的氧元素不易浸入下电极层，从而有效保证电容器的电荷存储能力。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。