一种键合线封装与倒装封装共用的接口的制作方法

本实用新型涉及集成电路技术领域，尤其涉及键合线封装与倒装封装共用的接口。

背景技术：

随着集成电路产业竞争的加剧，从设计到流片封装测试的工期越来越短,要求一次成功，留给各阶段的时间越来越少，设计时需考虑包括封装在内的各种因素。同时，随着数据吞吐量的增加，DDR(双倍速率同步动态随机存储器)等接口的数量越来越多，芯片的面积越来越小，带给封装的难度越来越大。

一般而言,对于键合线封装及倒装封装,封装基板与芯片的接触点中，电源/地的接触点靠近芯片中心，信号接触点靠近芯片外围。对应到芯片版图设计中：倒装封装中的电源/地接触点靠近芯片中心，键合线封装的版图中的电源/地接触点靠近芯片外围。因而对于不同的封装，芯片版图的设计是不同的。

技术实现要素：

本实用新型的目的在于提供键合线封装与倒装封装共用的接口，大大方便了设计以及封装的灵活性。

实现上述目的的技术方案是：

一种键合线封装与倒装封装共用的接口，单个单元接口版图从内到外依次包括：第一单元、第二单元和第三单元，其中，

所述第一单元包括：电源/地模块、第一倒装封装接触点和次信号模块；

所述第二单元包括：主信号模块、第二倒装封装接触点和第一键合线封装的接触点封装垫；

所述第三单元包括：电容模块和第二键合线封装的接触点封装垫。

优选的，所述的电容模块为电源/地的电容。

优选的，所述次信号模块用于部分信号走线。

优选的，所述第二单元内部两侧留有电源/地的走线空间。

本实用新型的有益效果是：本实用新型通过把键合线封装与倒装封装设计在一起，对于不同的封装，不需要再单独设计芯片版图，从而节省了版图工作量，更有利的是芯片设计时不需要再考虑封装对芯片版图布局的影响，设计完成甚至流片完成可灵活选择封装方式。

附图说明

图1是本实用新型的键合线封装与倒装封装共用的接口的结构布置示意图；

图2是本实用新型中键合线封装的示意图；

图3是本实用新型中倒装封装的示意图。

具体实施方式

下面将结合附图对本实用新型作进一步说明。

请参阅图1，本实用新型的键合线封装与倒装封装共用的接口，单个单元接口版图从内到外依次包括：第一单元1、第二单元2和第三单元3。第一单元1包括：电源/地模块(P/G)、第一倒装封装接触点和次信号模块。次信号模块用于部分信号走线。第二单元2包括：主信号模块、第二倒装封装接触点和第一键合线封装的接触点封装垫。第三单元3包括：电容模块(CAP)和第二键合线封装的接触点封装垫。电容模块为电源/地的电容。

第二单元2内部两侧留有电源/地的走线空间，方便电源/地的供电及ESD(静电防护)泄放电流。

综上，芯片设计完成甚至流片完成后可自由选择键合线封装或者倒装封装。键合线封装参阅图2，倒装封装参阅图3。不同封装形式对电源/地位置的要求也同时满足，大大方便的封装的设计。

以上实施例仅供说明本实用新型之用，而非对本实用新型的限制，有关技术领域的技术人员，在不脱离本实用新型的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本实用新型的范畴，应由各权利要求所限定。