一种立式叠层电容器的制作方法

本实用新型涉及电子元件领域，具体涉及一种立式叠层电容器。

背景技术：

导电高分子叠层式电容器相比传统卷绕式电容器,因采用并联概念而实现了低阻抗高容量的电性能。

目前的叠层式电容，如图1和图2所示，包括电极片阴极1、绝缘隔离部2、电极片阳极3、引线框架4和塑封体5，每一叠层均依次包括电极片阴极1、绝缘隔离部2和电极片阳极3，多个叠层通过引线框架4并联，并通过塑封体5封装，由于其叠层均属于卧式堆叠结构,即沿其厚度方向(即对应垂直于其扁平状方向)逐层堆叠，该结构一方面在相同空间体积下可堆叠层数有限,另一方面伴随着电子零件薄型扁平化之全球趋势,将会逐渐压缩其叠层空间，削减其叠层数，并影响电容器的性能，尤其是在等效串联电阻方面，已难以适应消费性电子行业发展需求。以上不足，亟需解决。

技术实现要素：

为克服现有技术存在的上述不足，本实用新型提供一种能够适应电子零件薄型扁平化趋势的立式叠层电容器，其能够在相同空间体积下增加叠层数，在维持电容量的同时优化等效串联电阻。本实用新型通过以下技术方案实现：一种立式叠层电容器，包括叠层电容单元、绝缘的封装体和导电的引出部，所述叠层电容单元包括阴极端子、绝缘隔离部和阳极端子，若干所述叠层电容单元层叠形成叠层电容体，且所述叠层电容单元沿所述叠层电容体的最短边的延伸方向层叠，所述阴极端子之间连接，形成所述叠层电容体的阴极，所述阳极端子之间连接形成所述叠层电容体的阳极，所述封装体封装所述叠层电容体，所述叠层电容体的阴极和阳极分别通过所述引出部引出。

优选的，所述叠层电容体呈长方体状。

优选的，所述叠层电容单元的数量为8～19个。

优选的，所述叠层电容单元之间具有统一的规格参数。

优选的，所述叠层电容单元之间的位置相对固定。

本实用新型在相同空间体积下相较于卧式堆叠结构可大大提升堆叠层数,在维持电容量的同时优化等效串联电阻，并将薄型化趋势对于电子元件设计局限降至最小,有助于维持且优化产品在薄型化后的电气特性。

附图说明

下面结合附图和具体实施例对本实用新型作进一步详细说明。

图1为现有的卧式叠层电容器的结构示意图；

图2为图1的侧视角结构示意图；

图3为本实用新型实施例立式叠层电容器的结构示意图；

图4为图3的侧视角结构示意图。

图中各标号对应如下，电极片阴极1，绝缘隔离部2，电极片阳极3，引线框架4，塑封体5。

具体实施方式

下面结合附图以及实施方式对本实用新型进行进一步的描述：

作为一种示例，本实施例的立式叠层电容器，如图3和图4所示，包括叠层电容单元、绝缘的封装体和导电的引出部，叠层电容单元包括电极片阴极1(作为阴极端子)，绝缘隔离部2和电极片阳极3(作为阳极端子)，本实施例封装体以塑封体5的方式实施，引出部以引线框架4方式实施，多个叠层电容单元层叠形成叠层电容体，优选叠层电容单元之间的位置相对固定，该结构利于电极片阴极1之间、电极片阳极3之间，以及与引线框架4之间的连接可靠性。

作为叠层电容体的一种优选实施方式，其叠层电容单元之间优选具有统一的规格参数，以利于叠层电容体的生产及性能提升；叠层电容单元的数量优选为8～19个。

本实施例的叠层电容体呈长方体状，叠层电容单元沿该长方体的最短边的延伸方向层叠，应当理解的是，叠层电容体也可以为其它扁平或长条形状，需要说明的是，上述的最短边应当作广义理解，如可以理解为叠层电容单元沿叠层电容体长度、宽度、高度中最短的一个的延伸方向层叠。

电极片阴极1之间通过一引线框架4连接，形成叠层电容体的阴极，并将该阴极引出；电极片阳极3之间通过另一引线框架4连接，形成叠层电容体的阳极，并将该阳极引出。塑封体5封装叠层电容体，可起到外围绝缘及保护作用。

一并参考下表叠层电容体薄型化前及薄型化后卧式堆叠结构和立式堆叠结构的对比试验数据：

通过上述对比得出，立式叠层电容体的結构对于电容器四大电性中的等效串联阻抗电性,具有一定程度的优势,其能够充分利用产品空间并提高并联层数,且并联层数越多阻抗越小,传统卧式堆叠技术能力8层堆叠已接近瓶颈,而立式堆叠结构在相同的极片厚度与空间之中最多可堆叠高达19层,且不受产品薄型化限制。

由于优化了等效串联阻抗，使电容器在使用时可大大提升电子主板的滤波功能，反映在用户身上最直接的感受就是利用USB or Type-C传送影音/充电/下载相关数据时,整体的速度与感官质量皆有明显的优化效果。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

上面对本实用新型专利进行了示例性的描述，显然本实用新型专利的实现并不受上述方式的限制，只要采用了本实用新型专利的方法构思和技术方案进行的各种改进，或未经改进将本实用新型专利的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围内。