电容器的制造方法

电容器的制造方法
【专利摘要】本发明提供一种不易受到多孔金属基材表面的杂质的影响，漏电流小，可靠性高的电容器。本发明的电容器具有：多孔金属基材；第1缓冲层，其通过原子层沉积法形成于上述多孔金属基材上；电介质层，其通过原子层沉积法形成于上述第1缓冲层上；和上部电极，其形成于上述电介质层上。
【专利说明】
电容器
技术领域
[0001]本发明涉及电容器及其制造方法。
【背景技术】
[0002]近年来，随着电子设备的高密度安装化，追求具有更高静电电容的电容器。作为此种电容器，例如，在专利文献I中公开了一种电容器，其在被蚀刻的金属箔上具有保形且均一的电介质层，且在该电介质层上具有保形且均一的导电层。
[0003]在先技术文献
[0004]专利文献
[0005]专利文献I:日本特表2008-507847号公报

【发明内容】

[0006]-发明要解决的课题_
[0007]铝电解电容器在基材上作为电容器形成发现静电电容的电介质膜。为了获得高静电电容，有时使用多孔金属基材作为基材，但在多孔金属基材的表面，存在因多孔金属基材的制造方法引起的各种杂质，不具有如Si基板等平面基板的清净表面。此外，即使欲洗净该杂质，也由于多孔金属基材的表面不平滑且形状非常错综复杂，因此非常难以充分地去除杂质。
[0008]本发明人发现:在电容器的制作中必须以电介质层覆盖多孔金属基材的表面，但若基材的表面存在杂质，则因其影响，有可能产生漏电流增大的不良，而无法发挥作为电容器的功能。
[0009]如上述的专利文献I所记载的电容器那样，在直接通过电介质层被覆金属基材的表面的情况下，受到此种杂质的影响，有漏电流增加等、电容器的性能/可靠性降低的可能性。尤其是在使用多孔金属基材的情况下，该影响变得显著。
[0010]本发明的目的在于，提供一种电容器，其不易受到多孔金属基材表面的杂质的影响，漏电流小，可靠性高。
[0011]-解决课题的手段-
[0012]本发明人为了解决上述问题而积极研究，结果发现可提供一种电容器，其在多孔金属基材上通过原子层沉积法(ALD法)形成缓冲层，接着，在该缓冲层上以ALD法形成电介质层，由此可降低存在于多孔金属基材表面的杂质的影响，而具有优良特性。
[0013]根据本发明的第I主旨，提供一种电容器，具有:
[0014]多孔金属基材；
[0015]第I缓冲层，其通过原子层沉积法形成于上述多孔金属基材上；
[0016]电介质层，其通过原子层沉积法形成于上述第I缓冲层上;和
[0017]上部电极，其形成于上述电介质层上。
[0018]根据本发明的第2主旨，提供一种电容器的制造方法，其特征在于，包含:
[0019]在多孔金属基材上通过原子层沉积法形成第I缓冲层的工序；
[0020]在上述第I缓冲层上通过原子层沉积法形成电介质层的工序;和
[0021]在上述电介质层上形成上部电极的工序。
[0022]-发明效果-
[0023]根据本发明，提供一种电容器，其在多孔金属基材与电介质层之间设置缓冲层，并通过ALD法来形成该电介质层及缓冲层，由此不易受到多孔金属基材表面的杂质的影响，漏电流小，可靠性高。
【附图说明】
[0024]图1是本发明的I个实施方式的电容器的概略剖面图。
[0025]图2(a)是图1的电容器的高空隙率部的放大图，图2(b)是示意性表示高空隙率部的层构造的图，图2(c)是示意性表示另一方式的层构造的图。
[0026]图3-l(a)_(d)是表示图1的电容器的制造工序的图。
[0027]图3-2(e)_(h)是接着图3-1，表示图1的电容器的制造工序的图。
[0028]图3-3(i)_(k)是接着图3-2，表示图1的电容器的制造工序的图。
【具体实施方式】
[0029]以下，参照附图来详细说明本发明的电容器。但是，本实施方式的电容器及各构成要素的形状及配置等并不限定于图示的例子。
[0030]在图1中表示本实施方式的电容器I的概略剖面图(其中，未图示第I缓冲层7、电介质层8及上部电极10)，在图2(a)中表示电容器I的高空隙率部的放大图，在图2(b)中示意性表示高空隙率部的层构造(即，多孔金属基材6、第I缓冲层7、电介质层8、上部电极10的层构造)。如图1、图2(a)及图2(b)所示，本实施方式的电容器I具有大致长方体形状，概略地，具有:多孔金属基材6，其在中央部具有高空隙率部2，且在侧面部具有低空隙率部4而形成;第I缓冲层7，其形成于多孔金属基材6上；电介质层8，其形成于第I缓冲层7上;上部电极10，其形成于电介质层8上;布线电极12，其以与上部电极10电性连接的方式形成于这些构件上；和保护层14，其进一步形成于这些构件上。在多孔金属基材6的侧面，设置有第I端子电极16及第2端子电极18以使得其对置，第I端子电极16与多孔金属基材6电连接，第2端子电极18经由布线电极12来与上部电极10电连接。
[0031]在本说明书中，所谓多孔金属基材的“空隙率”，是指多孔金属基材中空隙所占的比例。该空隙率可如下述那样测定。
[0032]首先，将多孔金属基材通过聚焦离子束(FIB:Focused 1n Beam)加工加工为60nm以下厚度的薄片。使用透过型电子显微镜(TEM:Transmiss1n Electron Microscope)拍摄该薄片试料的规定区域(5μπιΧ5μπι)。通过将所获得的图像进行图像解析，求出多孔金属基材的金属存在的面积。接着，可根据下述等式计算空隙率。
[0033]空隙率=(测定面积-基材的金属存在的面积)/测定面积
[0034]在本说明书中，所谓多孔金属基材的“高空隙率部”，是指空隙率为25%以上的区域。
[0035]在本说明书中，所谓多孔金属基材的“低空隙率部”，是指与高空隙率部相比，空隙率较低的部位，具体而言，是高空隙率部的70%以下的空隙率的区域。
[0036]在本说明书中，所谓多孔金属基材的“侧面”，是指相对于电容器的安装面大致垂直的面。另外，在图1-3中，下表面为电容器的安装面。
[0037]作为构成上述多孔金属基材的金属，若为导电性则不被特别限定，例如例举铝、钽、镍、铜、钛、铌及铁的金属、以及不锈钢、硬铝等合金等。
[0038]优选的多孔金属基材并不被特别限定，例举例如铝蚀刻箔、钽粉烧结体、镍粉烧结体、通过去合金化法合成的多孔金属等。
[0039]上述多孔金属基材可通过蚀刻、烧结、去合金化法等本领域中熟知的方法来制作。此外，多孔金属基材也可使用市场销售的多孔金属基材。另外，多孔金属基材可具有1nm以下的自然氧化膜或自然氢氧化膜。
[0040]多孔金属基材的厚度并不被特别限定，可根据目的而适当选择，可为例如10-1000μπι，较好为30-300μπι。另外，所谓多孔金属基材的厚度，是指相对于电容器的安装面垂直的方向的长度。
[0041]如图1所示，多孔金属基材6在其对置的一对侧面部具有低空隙率部4，且在其之间具有高空隙率部2。
[0042]从增大表面积，进一步增大电容器电容的观点出发，多孔金属基材的高空隙率部的空隙率优选为30%以上，更优选为35%以上。此外，从确保机械性强度的观点出发，优选为80%以下，更优选为65%以下。
[0043]多孔金属基材的高空隙率部不被特别限定，但优选为具有30-10,000倍，更优选为50-5，000倍，例如300-600倍的扩面率。所谓扩面率，是指多孔金属的表面积相对于投影面积的比率。
[0044]多孔金属基材的低空隙率部有助于增强电容器的机械性强度。从提高机械性强度的观点出发，低空隙率部的空隙率优选为高空隙率部的空隙率的60 %以下的空隙率，更优选为高空隙率部的空隙率的50 %以下的空隙率。例如，低空隙率部的空隙率优选为20 %以下，更优选为10%以下。此外，低空隙率部其空隙率也可为0%。
[0045]低空隙率部的宽度是(从与多孔金属基材的侧面共通的侧面，直至对置于该面的面的长度;在图1-3中为纸面左右方向的长度)3ym-lmm，优选为10-500μπι。通过将低空隙率部的宽度设为3μπι以上，优先为设为ΙΟμπι以上，可提高电容器的机械性强度。此外，通过将低空隙率部的宽度设为Imm以下，在同体积的多孔金属构件中，能确保更大的高空隙率部，而可获得高静电电容。低空隙率部的厚度(相对于电容器的安装面垂直的方向的长度)为了提高电容器的机械性强度，故期望设为多孔金属基材厚度的50%以上，优选为与多孔金属基材相同(即，多孔金属基材的厚度整体)。
[0046]低空隙率部的形成方法若可获得所期望的空隙率则不被特别限定，但优选为通过利用例如模具等进行的压制而形成。压制可以从多孔金属基材的上下表面压制以使得其夹着，也可仅从一面压制。
[0047]此外，作为不同的方法，可对预先多孔化的多孔金属基材，通过照射CO2激光、YAG激光、准分子激光、以及飞秒激光、皮秒激光及奈秒激光等全固体脉冲激光将孔堵塞，形成低空隙率部。从可更精细地控制低空隙率部的形状及空隙率出发，优选为飞秒激光、皮秒激光及奈秒激光等全固体脉冲激光。
[0048]低空隙率部可如上述那样通过填埋高空隙率部的细孔而形成，也可在在未多孔化的金属基材形成细孔的过程中形成。例如，在通过蚀刻制作多孔金属箔的情况下，通过在应形成低空隙率部的部位进行遮蔽后蚀刻，遮蔽部位成为非蚀刻层，而形成低空隙率部。此夕卜，在箔的中心部形成低空隙率部的情况下，通过在将细孔形成至箔的中心部之前停止蚀刻处理，中心部成为非蚀刻层，而形成低空隙率部。
[0049]通过组合上述压制、激光加工、非蚀刻层的形成，可形成各种形状的低空隙率部。
[0050]另外，本实施方式的电容器I在两侧面部具有低空隙率部，为了提高强度，期望设置该低空隙率部，但并非必须的要素。此外，在设置低空隙率部的情况下，其设置部位亦不被特别限定。
[0051]在电容器I中，在上述多孔金属基材6上，形成有第I缓冲层7。
[0052]作为构成上述第I缓冲层的材料，若为导电性则不被特别限定，例举M0xNy(M= T1、Al、Cr、Ga、W、Zr、Nb、Ta、Hf等，X彡0，y>0)所示的具有导电性的氮化物或氮氧化物；及Al、T1、Cr、Cu、W、N1、Zr、Ta等金属。通过使用如上述的材料，可抑制杂质经由阴离子电洞扩散至电介质膜，而可获得良好的绝缘特性。此外，可降低电容器的等价串联电阻(ESR:Equivalent Series Resistance)。
[0053]在本发明的优选方式中，构成第I缓冲层的材料可为氮化物或氮氧化物。通过使用氮化物或氮氧化物，可提高层间的密着性，也可进而提高耐药品性。
[0054]在本发明的其他优选方式中，构成第I缓冲层的材料可为金属。通过使用金属，一般可将缓冲层的电阻缩小至比氮化物、氮氧化物更小，从而能降低电容器的ESR。通过降低电容器的ESR，可提尚过滤特性，减少发热，进而，提尚尚频特性。
[0055]第I缓冲层可为I层也可为2层以上。在存在2层以上的第I缓冲层的情况下，各层可由相同的材料构成，也可由不同的材料构成。
[0056]第I缓冲层的厚度(在存在2层以上的情况下，为其合计)并不被特别限定，但优选为例如0.5-20nm，更优选为1.0_1 Onm。通过将第I缓冲层的厚度设为0.5nm以上，可更可靠地防止多孔金属表面的杂质扩散至电介质层。通过将第I缓冲层的厚度设为20nm以下，可抑制因通过第I缓冲层填埋电洞而引起的多孔金属基材表面积的减少，此外，可抑制ESR的增加。
[0057]在电容器I中，在上述第I缓冲层7上，形成有电介质层8。
[0058]形成上述电介质层的材料若为绝缘性则不被特别限定，可例举AlOx(例如Al2O3)、S1x(例如S12)、AlT1x、SiT1x、HfOx、TaOx、ZrOx、HfS1x、ZrS1x、TiZrOx、TiZrWOx、T1x、SrTi0x、PbTi0x、BaTi0x、BaSrTi0x、BaCaTi0x、SiA10x 等金属氧化物;AlNx、SiNx、AlScNx 等金属氮化物；或AlOxNy、S1xNy、Hf S1xNy、SiCx0yNz等金属氮氧化物，较好为A10x、Si0x、S1xNy、HfS1x。另外，上述式单纯表现材料的构成者，并不限定组成者。也就是说，标注在O及N的X、y及z可为任意的值，包含金属元素的各元素的存在比率任意。
[0059]电介质层的厚度并不被特别限定，但优选为例如5-100nm，更优选为10-50nm。通过将电介质层的厚度设为5nm以上，可提高绝缘性，能减小漏电流。此外，通过将电介质层的厚度设为10nm以下，可获得更大的静电电容。
[0060]上述第I缓冲层及电介质层通过ALD法形成。由于ALD法通过包含原料原子的反应气体使原子层逐层沉积而形成膜，因此即使为多孔金属基材的细孔深处的细微区域，也可非常均质地形成细密的膜。通过利用ALD法直至多孔金属构件的细孔的细部形成均质细密的第I缓冲层，且在其上形成电介质层，可抑制多孔金属基材上的杂质扩散至电介质层，进而可获得密着性高，且非常薄的层。此外，由于通过ALD法形成的电介质层非常薄且均质细密，故可设为漏电流小且高绝缘性的膜。因此，可获得特性非常稳定、短路率低、高电容的电容器。另外，由于通过ALD法形成的膜主要为非晶质，故其组成不限定于化学计量比，可以各种组成比率构成。
[0061]在电容器I中，在上述电介质层8上，形成有上部电极10。
[0062]构成上述上部电极的材料若为导电性则不被特别限定，例举N1、Cu、Al、W、T1、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等的合金层，例如CuN1、AuN1、AuSn以及TiN、TiAlN、Ti0N、TiA10N、TaN等金属氧化物、金属氮氧化物等，优选为TiN、T1N。
[0063 ]上部电极的厚度并不被特别限定，但优选为例如3nm以上，更优选为I Onm以上。通过将上部电极的厚度设为3nm以上，可缩小上部电极自身的电阻。
[0064]上部电极可通过ALD法形成。通过使用ALD法，可进一步增大电容器的电容。作为不同的方法，可以能被覆电介质层且实质上填埋多孔金属基材的细孔的化学蒸镀(CVD:Chemical Vapor Deposit1n)法、金属涂敷、偏置派射、Sol-Gel、导电性高分子填充等方法形成上部电极。优选为在电介质层上通过ALD法形成导电性膜，从其上通过其他技术，以导电性物质、优选为电性电阻更小的物质填充细孔而形成上部电极。通过设为此种构成，可有效地获得更高电容密度及更低ESR。
[0065]另外，形成上部电极后，在上部电极不具有作为电容器电极的充分的导电性的情况下，可以溅射法、蒸镀、金属涂敷等方法，在上部电极的表面追加形成包含Al、Cu、Ni等的引出电极层。
[0066]在本发明的优选方式中，如图2(c)所示，在电介质层8上，通过ALD法形成第2缓冲层9，接着，可在其上形成上部电极10。通过在电介质层与上部电极之间设置第2缓冲层，可获得防止电介质层与上部电极间的相互扩散、减少无感层(电介质层中，作为电介质实质上不发挥功能的部分)的厚度、提高密着性及提高电介质层的耐湿性的效果。进而，在形成上部电极时可减轻电介质层受到的压力。
[0067]作为构成上述第2缓冲层的材料，例举与上述第I缓冲层相同的材料。另外，构成第2缓冲层的材料可与第I缓冲层相同也可不同。
[0068]与上述第I缓冲层的情形相同，通过使用氮化物或氮氧化物作为构成第2缓冲层的材料，可提高层间的密着性，进而也可提高耐药品性。此外，通过使用金属，可缩小缓冲层的电阻，能降低作为电容器的ESR。
[0069]第2缓冲层可为I层也可为2层以上。在存在2层以上的第2缓冲层的情况下，各层可由相同材料构成，也可由不同材料构成。
[0070]第2缓冲层的厚度(存在2层以上的情况下，为其合计)并不被特别限定，但优选为例如0.5-20nm，更优选为I.0-10nm。通过将第2缓冲层的厚度设为0.5nm以上，可更可靠地防止电介质层与上部电极间的相互扩散。此外，通过将第2缓冲层的厚度设为20nm以下，可抑制因通过第2缓冲层填埋电洞而引起的多孔金属基材表面积的减少，此外，可抑制ESR的增加。
[0071]在电容器I中，在上部电极10上，形成有布线电极12。
[0072]构成布线电极的材料并不被特别限定，例如例举Al、Cu、N1、Sn、Ag、Au等金属及合金、金属间化合物等。布线电极的形成方法不被特别限定，可使用例如CVD法、金属涂敷、溅射、导电性浆料的烙印等。
[0073]在电容器I中，在存在该等第I缓冲层7、电介质层8、上部电极10、及布线电极12的情况下，形成有第2缓冲层9的多孔金属基材由保护层14保护。
[0074]优选为保护层14形成为除了与端子电极的连接部分以外，覆盖上述多孔金属基材整体。通过保护层，可进一步提高电容器的耐湿性、绝缘性、机械性强度。
[0075]构成保护层的材料若为绝缘性则不被特别限定，例如可使用与形成上述电介质层的材料相同的材料，较好为5丨队、3;[(^、4111(^、41(^，更优选为3;[(^、或聚环氧、聚酰亚胺等树脂涂层、玻璃涂层等。
[0076]保护层的厚度若为可发挥所期望的功能、例如耐湿性或绝缘性的厚度，则不被特别限定，例如0.5μηι-50μηι，优选为 1μηι-20μηι。
[0077]保护层的形成方法不被特别限定，可根据其材料适当选择例如CVD法、金属涂敷、溅射、压制、网版印刷、分配器、树脂薄膜的层压等。
[0078]电容器I在侧面具有一对对置的第I端子电极16及第2端子电极18。
[0079]第I端子电极16与多孔金属基材6电连接，第2端子电极18与上部电极10电连接，第I端子电极与第2端子电极被设置为在电容器内电绝缘。
[0080]构成第I端子电极及第2端子电极(以下，也总称为“端子电极”)的材料若为导电性则不被特别限定，例如可使用Cu、N1、Sn、Au、Ag、Pb等金属、及其等的合金。
[0081]端子电极的厚度不被特别限定，可为1_50μπι，优选为1_20μπι。
[0082]端子电极的形成方法不被特别限定，例如可通过金属涂敷形成，或涂敷导电性浆料进行烙印而形成。
[0083]此种电容器由于在多孔金属基材与电介质层之间通过ALD法来形成第I缓冲层，因此可防止多孔金属基材上的杂质扩散至电介质层及多孔金属基材与电介质层间的相互扩散，可降低无感层的厚度。此外，由于通过ALD法使第I缓冲层非常均质，因此从多孔金属基板的表层附近直至细孔的深处，可完全被覆多孔金属表面，而可有效地防止杂质及相互扩散。由于如上述那样本发明的电容器可防止多孔金属基材上的杂质的扩散，因此通常即使为不适合电容器用途的杂质浓度较高的多孔金属基材，也可作为电容器用途使用。此外，在优选的方式中，由于进而在电介质层与上部电极之间通过ALD法来形成第2缓冲层，因此可防止电介质层与上部电极间的相互扩散，可降低无感层的厚度，可提高层间的密着性。
[0084]本发明的电容器可通过包含以下工序的方法来制造:
[0085]在多孔金属基材上通过原子层沉积法形成第I缓冲层；
[0086]在上述第I缓冲层上通过原子层沉积法形成电介质层;和
[0087]在上述电介质层上形成上部电极。
[0088]以下，具体地说明上述本实施方式的电容器I的制造过程。另外，在下述中，图3-1、图3-2及图3-3总称为图3。
[0089]如图3(a)所示，首先，准备多孔金属基材6。如上述那样，多孔金属基材可通过蚀亥IJ、烧结、去合金化法等本领域熟知的方法来制作。此外，多孔金属基材也可使用市场销售的多孔金属基材。
[0090]接着，如图3(b)所示，在多孔金属基材6形成低空隙率部4。低空隙率部在I个多孔金属基材，以对应于所期望的电容器大小的间隔形成多个。也就是说，从该多孔金属基材形成多个组件。低空隙率部如上述那样，可通过利用例如模具等进行的压制、CO2激光、YAG激光、准分子激光、及飞秒激光、皮秒激光及奈秒激光等全固体脉冲激光形成。
[0091]接着，如图3(c)所示，沿着虚线20，在低空隙率部(优选为大致中央部)切断多孔金属基材。然而，在该时刻，不将多孔金属基材完全切断为组件单位，而维持一侧面与邻接的组件结合的状态。
[0092]多孔金属基材的切断方法并不被特别限定，可通过例如利用激光进行的切断、利用模具进行的模切加工、以切割机、超硬刀片、切条机、品尼高刀片进行的截断等的单独及组合切断。
[0093]在本发明的电容器的制造中，如上述那样，包含切断多孔金属基材的工序。一般地，多孔部位的存在成为该切断时产生毛刺及/或切断面向切断方向延伸/变形等压陷的原因。然而，在本发明的电容器的制造方法中，由于切断部为低空隙率部，因此可抑制此种毛刺的产生。
[0094]接着，如图3(d)所示，在多孔金属基材6的表面上(在图示的例子中，在多孔金属基板的露出面整体)，通过ALD法来形成第I缓冲层7，接着，在第I缓冲层7上，通过ALD法来形成电介质层8。另外，在图3中，为了简单起见，表示为第I缓冲层7与电介质层8是I层，但实际上，具有在第I缓冲层7上形成有电介质层8的层构造。
[0095]接着，如图3(e)所示，在形成有电介质层8的多孔金属基材的一部分，具体而言在此后形成第I端子电极16的部位，形成掩模22。
[0096]构成掩模的材料并不被特别限定，例如例举环氧树脂、聚酰亚胺、聚硅氧树脂等。
[0097]掩模的形成方法并不被特别限定，例如例举网版印刷、分配器、浸涂、喷墨、喷雾等。
[0098]接着，如图3(f)所示，在电介质层8上形成上部电极10。在图示的例子中，如图2(b)例示那样，形成成为上部电极的导电性物质层以使得覆盖组件整体，上部电极兼作布线电极12。
[0099 ] 上部电极可以通过ALD法、CVD法、金属涂敷、偏置溅射、So 1-Ge 1、导电性高分子填充等方法来形成。此外，该等方法可组合使用。例如，可在电介质层上通过ALD法形成导电性膜，从其上通过其他方法填充细孔而形成上部电极。
[0100]在优选的方式中，可在电介质层8上，通过ALD法形成第2缓冲层，接着，在第2缓冲层上，形成上部电极10。
[0101]接着，如图3(g)所示，在形成有掩模的低空隙率部(优选为大致中央部)切断多孔金属基材，分割为各组件单位。切断方法可使用与上述图3(c)的切断相同的方法。
[0102]接着，如图3(h)所示，去除掩模。掩模的去除可根据构成掩模的材料等通过适当的方法进行，例如可通过洗净或热处理去除。
[0103]接着，如图3(i)所示，形成保护层14以使得覆盖组件整体。如上述那样，保护层可通过例如CVD法、金属涂敷、溅射、压制、印刷等形成。
[0104]接着，如图3(j)所示，蚀刻保护层的一部分、具体而言形成端子电极的部位，使多孔金属基材6(图中左侧面)及上部电极10(图中右侧面)露出。
[0105]最后，如图3(k)所示，形成第I端子电极16及第2端子电极18。第I端子电极16形成为与多孔金属基材6电连接，且与上部电极10电隔开。第2端子电极18形成为与上部电极1电连接，且与多孔金属基材6电隔开。端子电极如上述那样，可通过金属涂敷形成，此外，也可通过涂敷导电性浆料且进行烙印，或使其硬化而形成。
[0106]以上，将本发明的电容器及其制造方法，就上述实施方式的电容器I进行说明，但本发明并非限定于此，可有各种改变。
[0107][实施例]
[0108](实施例1)
[0109]作为多孔金属基材，准备厚度ΙΙΟμπι、扩面率约400倍的市场销售的铝电解电容器用铝蚀刻箔(图3(a))。将该铝蚀刻箔自箔的上下压制，形成低空隙率部(图3(b))。
[0110]在如上述那样形成的低空隙率部内，通过激光切断成为电容器的一侧面的部分(图3(c))。切断后，将箔截断为规定的尺寸，通过ALD法，形成由厚度3nm的T1N构成的第I缓冲层，然后，通过ALD法，以300°C形成30nm的A10x(x为1.2以上)的电介质层(图3(d))。
[0111]接着，对上述中未切断的低空隙率部的上部及下部施加掩模(图3(e)，在上述中形成的电介质层上，通过ALD法形成成为上部电极的厚度30nm的TiN的膜，接着，以Ni填充细孔而形成布线电极(图3(f))。
[0112]接着，截断以掩模被覆的低空隙率部(图3(g))。接着，以高温热处理，去除掩模(图3(h))0
[0113]接着，通过CVD法来形成S12保护层，以使得用平均2μπι的厚度覆盖芯片整面(图3
(i))。接着，将组件两端的保护层以氟气体蚀刻(图3(j))，此处，金属涂敷形成厚度5μπι的Ni的端子电极，并在其上金属涂敷形成3μπι的Sn(图3(k))。如此，制作如图2(b)所示的膜构造，也就是说，在多孔金属基材(铝蚀刻箔)上依次形成有第I缓冲层(T1N)、电介质层(AlOx)、上部电极层(TiN)的芯片形状的电容器(长度(L)=约1.6mm，宽度(W) =约0.8mm，厚度(T) =约0.15mm)。该电容器的静电电容约lyF。
[0114](实施例2)
[0115]除了将多孔金属基板、第I缓冲层、电介质层及上部电极设为下述的构成以外，可与实施例1相同，制作图2(b)所示的膜构造，即在多孔金属基材(Ta多孔烧结体)上依次形成有第I缓冲层(Ni)、电介质层(SiNx)、上部电极(Ni)的芯片形状的电容器(长度(L) =约3.2mm，宽度(W) = 1.6mm，厚度(T)=约0.5mm)。
[0116]多孔金属基板:扩面率约500倍的Ta多孔烧结基板
[0117]第I缓冲层:通过ALD法形成的I Onm的Ni膜
[0118]电介质层:以250°C通过ALD法形成的1nm的SiNx(x为1.0以上)膜[0?19 ] 上部电极:通过ALD法形成的50nm的Ni层
[0120](实施例3)
[0121]除了将多孔金属基板、第I缓冲层、电介质层及上部电极设为下述的构成，进而在电介质层上通过ALD法形成第2缓冲层，在其上形成上部电极以外，与实施例1同样地，制作如图2(c)所示的膜构造，即在多孔金属基材(铝蚀刻箔)上依次形成有第I缓冲层(T1N)、电介质层(AlOxNy)、第2缓冲层(T1N)、上部电极(Cu)的芯片形状的电容器(长度(L) = 1.6mm，宽度(W) = 0.8mm，厚度(T) = 0.2mm)。
[0122]多孔金属基板:厚度120μπι、扩面率约60倍的铝电解电容器用铝蚀刻箔
[0123]第I缓冲层:通过ALD法形成的I nm的T 1N膜
[0124]电介质层:以350°C通过ALD法形成的150nm的AlOxNyU为0.5以上，y为0.1以上)膜
[0125]第2缓冲层:通过ALD法形成的3nm的T1N膜
[0126]上部电极:通过无电解镀敷法将Cu填充在细孔而形成的Cu层
[0127](实施例4)
[0128]除了将多孔金属基板、第I缓冲层、电介质层、第2缓冲层及上部电极设为下述的构成以外，与实施例3相同，制作如图2(c)所示的膜构造，即在多孔金属基材(招蚀刻箔)上依次形成有第I缓冲层(Ni)、电介质层(S1x)、第2缓冲层(Ni)、及上部电极(Ni)的芯片形状的电容器(长度(L) = I.0_，宽度(W)=0.5_，厚度(T)=0.15_)。
[0129]多孔金属基板:市场销售的扩面率约150倍的Ta多孔烧结体
[0130]第I缓冲层:通过ALD法形成的I Onm的Ni膜
[0131]电介质层:以200°C通过ALD法形成的50nm的S1x(x为1.5以上)膜
[0132]第2缓冲层:通过ALD法形成的30nm的Ni膜
[0133]上部电极:通过无电解镀敷法将Ni填充在细孔而形成的Ni层
[0134](比较例I)
[0135]将铝蚀刻箔阳极氧化，在铝蚀刻箔上形成作为电介质层的阳极氧化膜，上部电极形成以后的工序与实施例1相同，制作比较例I的电容器。比较例I的电容器在铝蚀刻箔表面具有阳极氧化膜作为电介质层，在其上具有上部电极，不具有第I缓冲层。
[0136](比较例2)
[0137]除了在铝蚀刻箔上不形成第I缓冲层，而直接通过ALD法形成AlOx层(电介质层)以夕卜，与实施例1相同，制作比较例2的电容器。
[0138](比较例3)
[0139]除了代替第I缓冲层而将铝蚀刻箔阳极氧化，在铝蚀刻箔上形成阳极氧化膜，并在其上通过ALD法形成AlOx层作为电介质层以外，与实施例1相同，制作比较例3的电容器。比较例3的电容器在铝蚀刻箔表面具有阳极氧化膜，在其上具有AlOx层(电介质层)，不具有第I缓冲层。
[0140](比较例4)
[0141]除了通过CVD法形成第I缓冲层以外，与实施例1相同，制作比较例4的电容器。
[0142](比较例5)
[0143]除了通过CVD法形成电介质层以外，与实施例1相同，制作比较例5的电容器。
[0144](试验例)
[0145]测定对实施例1-4及比较例1-5中制作的电容器在室温以120秒施加5V的直流电压时的漏电流。其结果，实施例1-4的电容器全部为0.1mA以下的漏电流，相对于此，比较例1-5的电容器全部为1mA以上的漏电流。
[0146]根据以上的结果，可确认设置有第I缓冲层的实施例1及2、设置有第I缓冲层及第2缓冲层的实施例3、4与不具有第I缓冲层的比较例1-3、通过CVD法形成有第I缓冲层的比较例4、及通过CVD法形成有电介质层的比较例5相比，可以一位数以上的程度抑制漏电流。可认为其原因是通过设置第I缓冲层，可防止多孔金属表面的杂质扩散至电介质层。
[0147]产业上的可利用性
[0148]本发明的电容器由于非常稳定且可靠性高，因此可较好地使用于各种电子设备。
[0149]-符号说明-
[0150]I电容器
[0151]2高空隙率部
[0152]4低空隙率部
[0153]6多孔金属基材
[0154]7第I缓冲层
[0155]8电介质层
[0156]9第2缓冲层
[0157]10上部电极
[0158]12布线电极
[0159]14保护层
[0160]16第I端子电极
[0161]18第2端子电极
[0162]20切断部位
[0163]22掩模
【主权项】
1.一种电容器，其特征在于，具有:多孔金属基材；第I缓冲层，其通过原子层沉积法形成于上述多孔金属基材上；电介质层，其通过原子层沉积法形成于上述第I缓冲层上;和上部电极，其形成于上述电介质层上。2.根据权利要求1所述的电容器，其特征在于，进一步具有第2缓冲层，其通过原子层沉积法形成于电介质层与上部电极之间。3.根据权利要求1或2所述的电容器，其特征在于，第I缓冲层及/或第2缓冲层由金属氮化物或氮氧化物构成。4.根据权利要求1或2所述的电容器，其特征在于，第I缓冲层及/或第2缓冲层由金属构成。5.一种电容器的制造方法，其特征在于，包含:在多孔金属基材上通过原子层沉积法形成第I缓冲层的工序；在上述第I缓冲层上通过原子层沉积法形成电介质层的工序;和在上述电介质层上形成上部电极的工序。6.一种电容器的制造方法，其特征在于，包含:在多孔金属基材上通过原子层沉积法形成第I缓冲层的工序；在上述第I缓冲层上通过原子层沉积法形成电介质层的工序；在上述电介质层上通过原子层沉积法形成第2缓冲层的工序;和在上述第2缓冲层上形成上部电极的工序。
【文档编号】H01G4/08GK105960691SQ201580006908
【公开日】2016年9月21日
【申请日】2015年1月9日
【发明人】佐伯洋昌, 井上德之, 荒川建夫, 岩地直树
【申请人】株式会社村田制作所