一种碳化硅肖特基二极管的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种优化热分布的碳化硅肖特基二极管。

背景技术：

功率器件及其模块为实现多种形式电能之间转换提供了有效的途径，在国防建设、交通运输、工业生产、医疗卫生等领域得到了广泛应用。自上世纪50年代第一款功率器件应用以来，每一代功率器件的推出，都使得能源更为高效地转换和使用。

传统功率器件及模块由硅基功率器件主导，主要以晶闸管、功率PIN器件、功率双极结型器件、功率MOSFET以及绝缘栅场效应晶体管等器件为主，在全功率范围内均得到了广泛的应用，以其悠久历史、十分成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，随着功率半导体技术发展的日渐成熟，硅基功率器件其特性已逐渐逼近其理论极限。研究人员在硅基功率器件狭窄的优化空间中努力寻求更佳参数的同时，也注意到了SiC、GaN等第三代宽带隙半导体材料在大功率、高频率、耐高温、抗辐射等领域中优异的材料特性。

碳化硅(SiC)材料凭借其优良的性能成为了国际上功率半导体器件的研究热点。 碳化硅(SiC)相比传统的硅材料具有禁带宽度大、击穿场强高、热导率高等优势。禁带宽度大使碳化硅的本征载流子浓度低，从而减小了器件的反向电流；高的击穿场强可以大大提高功率器件的反向击穿电压，并且可以降低器件导通时的电阻；高热导率可以大大提高器件可以工作的最高工作温度；并且在众多高功率应用场合，比如：高速铁路、混合动力汽车、 智能高压直流输电等领域，碳化硅基器件均被赋予了很高的期望。同时，碳化硅功率器件能够有效降低功率损耗，故此被誉为带动“新能源革命”的“绿色能源”器件。

目前，碳化硅功率器件主要包括二极管和MOSFET。对于碳化硅二极管，击穿电压、正向导通压降和结电容电荷是其最主要电学参数，浪涌电流能力是其最重要的可靠性参数。目前碳化硅二极管往往采用结势垒肖特基二极管（JBS），如图17所示为典型的碳化硅JBS结构，在器件正常导通工作状态下（小电流），仅仅有肖特基接触区域导通，P型阱区不参与导电，因此P型阱区面积越大，在相同面积条件下器件的导通压降越大，导通损耗越大。在大电流条件下（浪涌电流来临时），PN结导通，向器件的漂移区注入少子空穴，从而提高器件的浪涌电流能力，因此P型阱区面积越大，器件的浪涌电流能力越强。然而，由于碳化硅的PN结二极管开启电压较高，浪涌电流来临时很难有效的保证PN结有效开启，即使PN结开启，也常常存在器件正向导通压降过高，导致芯片温度上升较快，极易失效，从而导致碳化硅功率浪涌电流能力较差。另一方面，如果大幅增加JBS二极管P型阱区的面积，可以有效的提高器件的浪涌电流能力，但导致器件的正向导通损耗较大，在系统中应用时对电能的转换效率有不利的影响。

故而，亟需一种正向导通压降较小、浪涌电流大的碳化硅JBS器件，以克服现有技术所存在的不足。

技术实现要素：

为了解决现有技术中存在的不足，本实用新型提供一种碳化硅肖特基二极管及其制造方法。

本实用新型提供一种碳化硅肖特基二极管，所述碳化硅肖特基二极管包括N型碳化硅衬底、N型外延层、阳极电极和阴极电极，所述N型外延层的外延面上设有P型阱区并形成N型阱区；所述P型阱区包括第二P型阱区，所述第二P型阱区的周围连有第一P型阱区，所述第一P型阱区与第二P型阱区电势相同。

进一步地，所述第二P型阱区的面积占N型外延层的外延面面积的10%至90%。

进一步地，所述第一P型阱区有多条，并且第一P型阱区与N型阱区交替分布。

进一步地，每条所述第一P型阱区的一端连接第二P型阱区，另一端向外延伸。

进一步地，多条所述第一P型阱区相互交错，呈网格状分布。

进一步地，所述第二P型阱区有多块，多块所述第二P型阱区直接相连或者通过第一P型阱区相连。

从以上所述可以看出，本实用新型提供的碳化硅肖特基二极管及其制造方法，与现有技术相比具备以下优点：第一P型阱区与第二P型阱区相连且电势相同能够使得在相同面积条件下器件的导通压降较小，导通损耗减小，提高系统中应用时对电能的转换效率。使得器件在导通时，电子电流流经第二P型阱区下方，然后流入肖特基结。由于第二P型阱区的面积较大，即使器件导通的电流很小，也能使得第二P型阱区与N型外延层组成的PN结的正向压降能够迅速且稳定的上升至3V（碳化硅PN结开启电压），由于第二P型阱区与第一P型阱区相连，因此第一P型阱区与N型外延层组成的PN结的正向压降也能够迅速且稳定的上升至3V，因此在相同的导通压降条件下，本实用新型器件的PN结二极管相比于传统器件能够更早且更稳定的开启，本实用新型导通的电流更大，因此本实用新型的浪涌电流相比于传统器件更大。

附图说明

图1为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为十字形，第一P型阱区网格状分布。

图2为图1中虚线方框BCDE内的结构的放大图像。

图3为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为X字形，第一P型阱区网格状分布。

图4为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为方形，第一P型阱区网格状分布。

图5为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为圆形，第一P型阱区网格状分布。

图6为本实用新型的一种版图形貌示意图，芯片版图为圆形结构，第二P型阱区为圆形，第一P型阱区网格状分布。

图7为本实用新型的一种版图形貌示意图，芯片版图为圆形结构，第二P型阱区为多块，多块第二P型阱区十字交错分布，第一P型阱区网格状分布。

图8为本实用新型的一种版图形貌示意图，芯片版图为圆形结构，第二P型阱区为五块正方形，五块第二P型阱区互不接触组成的十字形状，第一P型阱区网格状分布。

图9为本实用新型的一种版图形貌示意图，芯片版图为圆形结构，第二P型阱区为四块三角形，四块第二P型阱区互不接触组成的方形，第一P型阱区网格状分布。

图10为本实用新型的一种版图形貌示意图，芯片版图为圆形结构，第二P型阱区为四块四分之一圆形，四块第二P型阱区互不接触组成的圆形，第一P型阱区网格状分布。

图11为本实用新型的一种版图形貌示意图，多个方形第二P型阱区均匀分布在芯片表面，第一P型阱区网格状分布。

图12为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为正方形，第一P型阱区条形分布。

图13为本实用新型的一种版图形貌示意图，芯片版图为方形结构，第二P型阱区为长方形，第一P型阱区条形分布，并且第一P型阱区的一端均与第二P型阱区连接。

图14为本实用新型第二方面步骤S2制得碳化硅N型外延层的剖视结构示意图。

图15为本实用新型第二方面步骤S4形成第二P型阱区、N型阱区、第一P型阱区的剖视结构示意图。

图16为本实用新型第二方面步骤S5阳极电极与阴极电极的剖视结构示意图，是沿着图3中的AA’截得的剖视结构示意图。

图17为本实用新型器件在小电流导通情况下电子电流的运动路径，此时N型外延层与第二P型阱区组成的PN结没有导通。

1. 阴极电极，2. N型碳化硅衬底，210. 第一表面，220.第二表面，3. N型外延层，310. 外延面，4. 第一P型阱区，5. N型阱区，6. 第二P型阱区，7. 阳极电极，8. 阱区表面。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

作为本实用新型第一个方面的第一个实施例，提供一种碳化硅肖特基二极管，其结构包括：自下而上依次设置阴极电极1，N型碳化硅衬底2，N型外延层3，阳极电极7，所述N型外延层3的外延面310中部设置第二P型阱区6，所述第二P型阱区6的周围设置第一P型阱区4，所述第一P型阱区4与第二P型阱区6相连且电势相同。所述第一P型阱区4有多条，多条第一P型阱区4间隔设置，两个相邻的第一P型阱区4之间为N型阱区5，使得所述第一P型阱区4与N型阱区5交替分布。所述阳极电极7与N型阱区5之间肖特基接触形成肖特基结，阳极电极7与第一P型阱区4和第二P型阱区6之间欧姆接触。

并且为了有效的提高器件的浪涌电流能力，所述第二P型阱区6的面积占N型外延层3的外延面310面积的50%

如图17所示，可以理解的是所述第一P型阱区4与第二P型阱区6相连且电势相同能够使得在相同面积条件下器件的导通压降较小，导通损耗减小，提高系统中应用时对电能的转换效率。使得器件在导通时，电子电流流经第二P型阱区6下方，然后流入肖特基结。由于第二P型阱区6的面积较大，即使器件导通的电流很小，也能使得第二P型阱区6与N型外延层组成的PN结的正向压降能够迅速且稳定的上升至3V（碳化硅PN结开启电压），由于第二P型阱区6与第一P型阱区4相连，因此第一P型阱区4与N型外延层组成的PN结的正向压降也能够迅速且稳定的上升至3V，因此在相同的导通压降条件下，本实用新型器件的PN结二极管相比于传统器件能够更早且更稳定的开启，本实用新型导通的电流更大，因此本实用新型的浪涌电流相比于传统器件更大。

如图8~图11所示，所述第二P型阱区6有多块，多块第二P型阱区6通过第一P型阱区4相连。

如图1~图11所示，为进一步地提高系统中应用时对电能的转换效率，多条所述第一P型阱区4相互交错，呈网格状分布。

作为本实用新型第一个方面的第二个实施例，提供一种碳化硅肖特基二极管，其结构包括：自下而上依次设置阴极电极1，N型碳化硅衬底2，N型外延层3，阳极电极7，所述N型外延层3的外延面310中部设置第二P型阱区6，所述第二P型阱区6的周围设置第一P型阱区4，所述第一P型阱区4与第二P型阱区6相连且电势相同。如图2所示，所述第一P型阱区4有多条，多条第一P型阱区4间隔设置，两个相邻的第一P型阱区4之间为N型阱区5，使得所述第一P型阱区4与N型阱区5交替分布。所述阳极电极7与N型阱区5之间肖特基接触形成肖特基结，阳极电极7与第一P型阱区4和第二P型阱区6之间欧姆接触。

并且为了有效的提高器件的浪涌电流能力，所述第二P型阱区6的面积占N型外延层3的外延面310面积的10%。

如图1、图3和图7所示，所述第二P型阱区6有多块，多块所述第二P型阱区6直接相连。

如图12和图13所示，每条所述第一P型阱区4的一端连接第二P型阱区6，另一端向外延伸。

作为本实用新型的第二个方面，提供一种碳化硅肖特基二极管的制作方法，其具体包括以下步骤：

S1：提供N型碳化硅衬底2；

S2：采用外延工艺，在所述N型碳化硅衬底2的第一表面210生长出N型外延层3，如图14所示；

S3：在所述N型外延层3的外延面310上注入P型杂质，从而由N型外延层3的外延面310向内形成N型阱区5、第一P型阱区4和第二P型阱区6；

S4：在所述N型碳化硅衬底2的第二表面220和阱区表面8上淀积金属形成电机，如图16所示。

所述第一P型阱区4有多条，多条第一P型阱区4相间隔，相邻的第一P型阱区4之间为N型阱区5，第一P型阱区4与N型阱区5交替分布。

所述第二P型阱区6有多块，多块所述第二P型阱区6直接相连或者通过B沟槽相连。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。