一种高电子迁移率晶体管的制作方法

文档序号:18341782发布日期:2019-08-03 16:18阅读:339来源:国知局
一种高电子迁移率晶体管的制作方法

本实用新型关于一种高电子迁移率晶体管,特别是关于一种具有掩膜层的高电子迁移率晶体管。



背景技术:

高电子迁移率晶体管(High electron mobility transistor,HEMT),又称为调制掺杂场效应晶体管(modulation-doped Field-Effect Transistor,MODFET),是场效应晶体管的一种,高电子迁移率晶体管使用两种具有不同能隙的材料形成异质结,为载流子提供沟道,与使用掺杂的半导体作为导电沟道的金属氧化物半导体场效应管(Metal-Oxide-Semiconductor FET,MOSFET)不同,高电子迁移率晶体管可以在极高频下工作,因此在移动电话、卫星电视和雷达中应用广泛。

图1是表示现有技术中高电子迁移率晶体管的剖面示意图,请参考图1。现有的高电子迁移率晶体管1包括基板2、缓冲层3、主动层4、保护层6、源极7、门极8以及漏极9,阻障层5、通道层4、缓冲层3与保护层6依序堆栈于基板2,源极7、漏极9以及门极8依序排列于阻障层5上,保护层6覆盖部分的源极7、漏极9与门极8,二维电子气5产生于主动层4并于主动层4中工作,其中门极8呈现T型结构,能够兼顾高电子迁移率晶体管1在高频的表现,也能够降低门极8的阻值,还具有场板(field plate)的效果,是现有技术中高电子迁移率晶体管的常用设计,尤其是作为射频器件。

然而门极8的设计会在源极7与门极8之间的区域以及漏极9与门极8之间的区域分别形成寄生电容产生区域81与82,其中寄生电容产生区域的大小正比于电容值,而且现有技术中T型结构的门极8会设计为朝向漏极9覆盖保护层6的区域大于朝向源极7覆盖保护层6的区域,也就是说电容产生区域82会大于电容产生区域8用以提高崩溃电压,所以这些寄生电容产生区域81与82的寄生电容值会大幅降低高电子迁移率晶体管1的效能。

因此,仍有必要提出一种高电子迁移率晶体管以降低寄生电容对高电子迁移率晶体管的影响。



技术实现要素:

根据现有技术的缺点,本实用新型主要目的在于提供一种具有掩膜层的高电子迁移率晶体管,以减少顶部朝向漏极的所占面积,进而降低寄生电容区域的电容值。

为达上述一部份或全部目的或是其他目的,本实用新型的一实施例提供一种高电子迁移率晶体管,由下而上依序包括基板、缓冲层、主动层、保护层、源极、漏极以及门极,主动层、缓冲层与保护层依序堆栈于基板,源极、漏极以及门极依序排列于主动层上,保护层覆盖部分的源极、漏极与门极,其中门极包含相互邻接的顶部与底部,顶部凸出于保护层,且门极还包括掩膜层,掩膜层位于保护层上且顶部覆盖掩膜层。

在一实施例中,掩膜层于源极往漏极的方向上的长度小于顶部于源极往漏极的方向上的长度。

在一实施例中,底部于源极往漏极的方向上的长度小于顶部于源极往漏极的方向上的长度。

在一实施例中,保护层还包括沉积面,掩膜层位于沉积面上,且底部与顶部的连接面与沉积面为共平面。

在一实施例中,顶部邻近源极的一侧与主动层之间形成第一寄生电容,顶部邻近漏极的一侧与主动层之间形成第二寄生电容,且第一寄生电容的电容值高于第二寄生电容的电容值。

在一实施例中,底部的两端分别邻接顶部与主动层。

在一实施例中,源极、门极与漏极排列于主动层的同一平面。

基于上述,本实用新型的实施例至少具有以下其中一个优点或功效。在本实用新型的实施例中,高电子迁移率晶体管的主动层、缓冲层与保护层依序堆栈于基板,源极、漏极以及门极依序排列于主动层上,门极包含相互邻接的顶部与底部,顶部凸出于保护层,门极还包括掩膜层,掩膜层位于保护层上且顶部覆盖掩膜层,因此本实用新型的高电子迁移率晶体管在维持门极的顶部作为场板(field plate)的功用下能够降低寄生电容区域的电容值,进而提升高电子迁移率晶体管的性能。

附图说明

图1是表示现有技术中高电子迁移率晶体管的剖面示意图;

图2是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的剖面示意图;

图3是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的局部剖面示意图;以及

图4A至图4G是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的制备工艺示意图。

具体实施方式

有关本实用新型的前述及其他技术内容、特点与功效,在以下配合参考附图之一优选实施例的详细说明中,将可清楚的呈现。为了使本实用新型的目的、技术特征及优点,能更为相关技术领域人员所了解,并得以实施本实用新型,在此配合所附的图式、具体阐明本实用新型的技术特征与实施方式,并列举较佳实施例进一步说明。以下具体实施方式中所对照的附图,为表达与本实用新型特征有关的示意,并未也不需要依据实际情形完整绘制。而关于具体实施方式的说明中涉及本领域技术人员所熟知的技术内容,也不再加以陈述。以下实施例中所提到的方向用语,例如:上、下、左、右、前或后等,仅是参考附加附图的方向。因此,使用的方向用语是用来说明并非用来限制本实用新型。

图2是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的剖面示意图,请参考图2,本实施例的高电子迁移率晶体管10由下而上依序包括基板11、缓冲层12、主动层13保护层15、源极16、门极17以及漏极18,二维电子气14产生于主动层13并于主动层13中工作,其中源极16、门极17与漏极18依序排列于主动层13的表面131上,也就是说源极16、门极17与漏极18排列于同一平面,保护层15位于表面131且覆盖部分的源极16、门极17与漏极18。本实施例中,保护层15的材质例如是SiNx或是其他种类的介电材料,保护层15例如是实施化学气相沉积工艺进行制备,然而本实用新型不限于此,保护层15也可以是实施其他适当的工艺进行制备。

图3是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的局部剖面示意图,请参考图2与图3,门极17包含相互邻接的顶部171与底部172,顶部171凸出于保护层15,底部172的两端分别邻接顶部171与主动层13,其中门极17还包含掩膜层19,掩膜层19位于保护层15上且顶部171覆盖掩膜层19。此外,本实施例中,掩膜层19于源极16往漏极18的方向上(例如是图2与图3中图面左侧往右侧的方向)的长度a小于顶部171于源极16往漏极18的方向上的长度b,底部172于源极16往漏极18的方向上的长度c小于顶部171于源极16往漏极18的方向上的长度b。本实施例中,掩膜层19的材质与保护层15不相同,掩膜层19的材质例如是氮化硅(SiN)、二氧化硅(SiO2)或其他适当的绝缘性物质,掩膜层19例如是实施化学气相沉积工艺制备而成,本实用新型不限于此。

本实施例中,保护层15还包括沉积面151,掩膜层19位于沉积面151上,且顶部171与底部172的连接面173与沉积面151为共平面,其中顶部171邻近源极16的一侧与主动层13之间形成第一寄生电容产生区域CG1,顶部171邻近漏极18的一侧与主动层13之间形成第二寄生电容产生区域CG2,且第一寄生电容产生区域CG1的电容值高于第二寄生电容产生区域CG2的电容值。如此一来,相较于现有技术的高电子迁移率晶体管1,本实施例的高电子迁移率晶体管10由于具备掩膜层19,不但能够维持顶部171做为场板的功用,也能有效降低第二寄生电容产生区域CG2的电容值,因此能提升高电子迁移率晶体管的性能,尤其是高电子迁移率晶体管作为射频器件的性能。

图4A至图4G是根据本实用新型所揭露的一实施例,表示高电子迁移率晶体管的制备工艺的示意图,图4A至图4G的实施例例如是可以制备图3实施例的高电子迁移率晶体管10的局部结构。请先参考图4A,首先于主动层13上形成保护层15,本实施例中保护层15例如是实施化学气相沉积工艺进行制备。接着请参考图4B,对保护层15实施第一蚀刻工艺形成具有宽度c的缺口17’,第一蚀刻工艺例如是干蚀刻工艺或湿蚀刻工艺,其中缺口17’的宽度c’例如是等同图3实施例中门极17的底部172于源极16往漏极18的方向上的长度c,也就是说在实施第一蚀刻工艺即可决定门极17的有效门极长度c。请参考图4C,对实施蚀刻工艺后的保护层15上形成掩膜层19’,本实施例中例如是实施化学气相沉积工艺制备掩膜层19’,然而本实用新型不限于此,掩膜层19’也可以是通过其他适当工艺制备。

请参考图4D,对掩膜层19’实施微影工艺形成光阻层20,本实施例中,光阻层20的长度a’等同于图3实施例中掩膜层19于源极16往漏极18的方向上的长度a,也就是说在实施微影工艺时即可决定掩膜层19降低第二电容形成区域的电容值的效果,当长度a’愈大时,降低第二电容形成区域的电容值的效果愈好,而长度a’愈小时,门极17的顶部171做为场板的功用愈好。接着请参考图4E,实施第二蚀刻工艺去除不需要的掩膜层19’,仅留下光阻层20与需要的掩膜层19,本实施例中第二蚀刻工艺例如是干蚀刻工艺,且掩膜层19、19’的材质与保护层15的材质不相同,如此一来可避免实施第二蚀刻工艺去除不需要的掩膜层19’时不慎去除保护层15。

请参考图4F,去除光阻层20并留下掩膜层19,此处的掩膜层19等同于图3实施例中的掩膜层19。最后请参考图4G,实施化学气相沉积工艺制备门极17覆盖掩膜层19,如此一来即可完成图3实施例的高电子迁移率晶体管的局部结构。

综上所述,本实用新型的实施例中,高电子迁移率晶体管的主动层、缓冲层与保护层由下而上依序堆栈于基板,源极、漏极以及门极依序排列于主动层上,门极包含相互邻接的顶部与底部,顶部凸出于保护层,且门极还包括掩膜层,掩膜层位于保护层上且顶部覆盖掩膜层,如此一来可在維持门极的顶部作为场板的功用下降低寄生电容区域的电容值,进而提升高电子迁移率晶体管的性能。

以上所述,仅为本实用新型的优选实施例而已,当不能以此限定本实用新型实施的范围,即大凡依本实用新型权利要求书及说明书所作的简单的等效变化与修改,皆仍属本实用新型专利涵盖的范围内。另外,本实用新型的任一实施例或权利要求不须达成本实用新型所揭露的全部目的或优点或特点。此外,摘要部分和标题仅是用来辅助专利文件检索之用,并非用来限制本实用新型的权利范围。此外,具体实施方式或权利要求书中提及的“第一”、“第二”等用语仅用以命名组件(element)的名称或区别不同实施例或范围,而并非用来限制组件数量上的上限或下限。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1