一种发光二极管芯片的制作方法

本实用新型涉及半导体技术领域，特别涉及一种发光二极管芯片。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的核心组件。

现有的LED芯片包括衬底、N型半导体层、有源层、P型半导体层、P型电极和N型电极，N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。

N型电极和P型电极均包括焊盘部分和手指部分。焊盘部分实现电流的注入。手指部分的一端与焊盘部分连接，手指部分的另一端向远离焊盘部分的方向延伸，以使电流均匀注入N型半导体层或者P型半导体层。

在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：

N型电极的手指部分所在区域没有设置有源层，P型电极的手指部分会遮挡和吸收有源层发出的光线。因此手指部分在促进电流均匀注入半导体材料的同时，也会减少一部分光线从LED芯片射出，降低LED芯片的发光亮度。

技术实现要素：

本实用新型实施例提供了一种发光二极管芯片，能够解决现有技术电极会牺牲其所在区域的发光的问题。所述技术方案如下：

本实用新型实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极和绝缘层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽；所述N型电极设置在所述凹槽内的N型半导体层上，所述N型电极包括焊盘部分和手指部分，所述手指部分的一端与所述N型电极的焊盘部分连接，所述手指部分的另一端向远离所述N型电极的焊盘部分的方向延伸；所述绝缘层设置在所述手指部分和所述凹槽内的N型半导体层上；所述P型电极包括焊盘部分、主干手指和多个分支手指，所述P型电极的焊盘部分和所述多个分支手指均设置在所述P型半导体层上，所述主干手指设置在所述绝缘层上，所述主干手指在所述第一表面上的投影与所述手指部分在所述第一表面上的投影存在重合区域，所述主干手指的一端与所述P型电极的焊盘部分连接，所述主干手指的另一端向远离所述P型电极的焊盘部分的方向延伸，各个所述分支手指的一端分别与所述主干手指连接，各个所述分支手指的另一端向远离所述主干手指的方向延伸。

可选地，所述重合区域的面积为所述主干手指和所述手指部分在所述第一表面上的投影的面积的85％～99％。

可选地，所述主干手指从所述P型电极的焊盘部分向所述N型电极的焊盘部分延伸，所述手指部分从所述N型电极的焊盘部分向所述P型电极的焊盘部分延伸。

优选地，所述多个分支手指对称设置在所述主干手指的两侧。

更优选地，位于所述主干手指同一侧的多个所述分支手指相互平行。

进一步地，位于所述主干手指同一侧的相邻两个所述分支手指之间的距离为定值。

优选地，所述定值为50μm～100μm。

进一步地，每个所述分支手指与所述分支手指和P型电极的焊盘部分之间的主干手指之间的夹角为钝角。

优选地，所述钝角为100°～170°。

优选地，所述主干手指在垂直于所述主干手指的延伸方向上的长度与所述手指部分在垂直于所述手指部分的延伸方向上的长度相等。

本实用新型实施例提供的技术方案带来的有益效果是：

通过将P型电极的手指部分分成主干手指和多个分支手指，主干手指通过绝缘层设置在N型电极的手指部分上，主干手指和N型电极的设置区域存在重合，与两者分别设置在不同的区域相比，可以减小对光线的影响区域，相当于提高了LED芯片的发光亮度。而且多个分支手指从主干手指向外延伸，可以保证电流均匀注入P型半导体层中，同时主干手指和多个分支手指与现有的P型电极的手指部分相比，占用区域的面积减小了，从而进一步减小对光线射出LED芯片的影响，提升LED芯片的发光亮度。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种发光二极管芯片的主视图；

图2是本实用新型实施例提供的一种发光二极管芯片的俯视图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

本实用新型实施例提供了一种发光二极管芯片。图1为本实用新型实施例提供的一种发光二极管芯片的主视图，图2为本实用新型实施例提供的一种发光二极管芯片的俯视图。参见图1和图2，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31、P型电极32和绝缘层40，N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10的第一表面上，P型半导体层23上设有延伸至N型半导体层21的凹槽100。N型电极31设置在凹槽100内的N型半导体层21上，N型电极31包括焊盘部分31a和手指部分31b，手指部分31b的一端与N型电极31的焊盘部分31a连接，手指部分31b的另一端向远离N型电极31的焊盘部分31a的方向延伸。绝缘层40设置在手指部分31b和凹槽100内的N型半导体层21上。P型电极32包括焊盘部分32a、主干手指32b和多个分支手指32c，P型电极32的焊盘部分32a和多个分支手指32c均设置在P型半导体层23上，主干手指32b设置绝缘层40上，主干手指32b在第一表面上的投影与手指部分31b在第一表面上的投影存在重合区域，主干手指32b的一端与P型电极32的焊盘部分32a连接，主干手指32b的另一端向远离P型电极32的焊盘部分32a的方向延伸，各个分支手指32c的一端分别与主干手指32b连接，各个分支手指32c的另一端向远离主干手指32b的方向延伸。

需要说明的是，在具体实现时，由于绝缘层铺设在N型电极的手指部分上，因此LED芯片的俯视图上是看不到N型电极的手指部分的。本实用新型实施例提供的图2为了显示N型电极的手指部分和P型电极的主干手指之间的位置关系和大小关系，采用虚线表示N型电极在LED芯片的正面上的投影。

本实用新型实施例通过将P型电极的手指部分分成主干手指和多个分支手指，主干手指通过绝缘层设置在N型电极的手指部分上，主干手指和N型电极的设置区域存在重合，与两者分别设置在不同的区域相比，可以减小对光线的影响区域，相当于提高了LED芯片的发光亮度。而且多个分支手指从主干手指向外延伸，可以保证电流均匀注入P型半导体层中，同时主干手指和多个分支手指与现有的P型电极的手指部分相比，占用区域的面积减小了，从而进一步减小对光线射出LED芯片的影响，提升LED芯片的发光亮度。

可选地，重合区域的面积可以为主干手指32b和手指部分31b在第一表面上的投影的面积的85％～99％，如95％。主干手指和手指部分的重合区域越高，对光线的影响区域整体面积减小得越多，LED芯片的发光亮度的提升效果越明显，同时主干手指32b和手指部分31b之间存在非重合区域，可以有效避免N型电极和P型电极导通，提高LED芯片的可靠性。

可选地，如图1所示，主干手指32b可以从P型电极32的焊盘部分32a向N型电极31的焊盘部分31a延伸，手指部分31b可以从N型电极31的焊盘部分31a向P型电极32的焊盘部分32a延伸。主干手指和手指部分在同一直线上延伸，有利于增加主干手指和手指部分重合区域的大小，提升LED芯片的发光亮度。

优选地，如图2所示，主干手指32b在垂直于主干手指32b的延伸方向上的长度s1与手指部分31b在垂直于手指部分31b的延伸方向上的长度s2可以相等。主干手指和手指部分的宽度相同，有利于增加主干手指和手指部分重合区域的大小，减小主干手指和手指部分整体占用区域的大小，从而减小光线影响区域的大小，提升LED芯片的发光亮度。

具体地，如图2所示，主干手指32b在垂直于主干手指32b的延伸方向上的长度s1可以为1μm～5μm，如3μm。相应地，如图2所示，手指部分31b在垂直于手指部分31b的延伸方向上的长度s2可以为1μm～5μm，如3μm。在实现电流均匀注入的情况下，尽可能减小主干手指和手指部分的宽度，从而减小凹槽占用的面积，增加发光面积，提升LED芯片的发光亮度。

进一步地，如图2所示，主干手指32b和手指部分31b均设置在LED芯片的对称面上，有利于将电流均匀注入N型半导体层和P型半导体层。

优选地，如图2所示，多个分支手指32c可以对称设置在主干手指32b的两侧，有利于电流均匀注入主干手指的两侧。

更优选地，如图2所示，位于主干手指32b同一侧的多个分支手指32c可以相互平行，有利于电流均匀注入P型半导体层。

进一步地，如图2所示，位于主干手指32b同一侧的相邻两个分支手指32c之间的距离d可以为定值，有利于电流均匀注入P型半导体层的各个区域。

优选地，定值可以为50μm～100μm，如75μm。通过限定相邻两个分支手指之间的距离，使其在合适的范围内，既能保证电流均匀注入P型半导体层，又能尽可能减少分支手指的数量。

在本实施例中，分支数量的数量可以为6个。

进一步地，如图2所示，每个分支手指32c与分支手指32c和P型电极32的焊盘部分32a之间的主干手指32b之间的夹角α可以为钝角。分支手指靠近N型电极的焊盘部分设置，有利于电流均匀注入P型半导体层中。

优选地，钝角可以为100°～170°，如135°，实现效果好。

具体地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。N型电极31和P型电极32的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。绝缘层40的材料可以采用二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)中的一种。

进一步地，N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。绝缘层40的厚度可以为100nm～500nm，优选为300nm。

可选地，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和N型半导体层之间，为外延生长提供成核中心。

具体地，缓冲层的材料采用氮化铝或者氮化铝镓，如AlxGa1-xN，0＜x＜1，可以缓解衬底材料和外延材料之间的晶格失配。

进一步地，缓冲层的厚度为0.5nm～5μm，如2.5μm。

可选地，该发光二极管芯片还可以包括透明导电层，透明导电层设置在P型半导体层和P型电极之间。利用透明导电层的横向扩展能力优于P型半导体层，促进P型电极注入的电流进行横向扩展。

具体地，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)、氧化锌(ZnO)、氧化锌锡(ZTO)、镓掺杂的氧化锌透明导电玻璃(GZO)中的一种。

优选地，该发光二极管芯片还可以包括电流阻挡层，电流阻挡层设置在P型半导体层和透明导电层之间，使P型电极注入的电流先在透明导电层中进行横向扩展，再纵向注入P型半导体层中，以促进电流的横向扩展，提高芯片的发光效率。

具体地，电流阻挡层的材料可以采用二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)中的一种。

可选地，该发光二极管芯片还可以包括钝化层，钝化层设置在P型半导体层除P型电极设置区域之外的区域、以及凹槽内除N型半导体层设置区域之外的区域上，以对LED芯片进行保护。

具体地，钝化层的材料可以采用二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)中的一种。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。