用于高频应用的异质结构互连的制作方法

本发明一般涉及集成电路，更具体地涉及集成电路中的互连结构。

背景技术：

正在利用越来越小的元件和互连来制造集成电路。金属互连(包括蚀刻的铝互连和铜镶嵌互连)难以处理增加的电流密度。而且，有时希望减小互连的厚度，加剧电流密度问题。已经提出具有非常高的面内电导率的石墨烯作为互连材料。然而，超出几个原子层厚的石墨烯层倾向于表现出下降的导电性。由于介电材料与石墨烯接触使石墨烯变形，将石墨烯薄层集成到集成电路中一直是个问题。

技术实现要素：

在所描述的示例中，集成电路包括互连，该互连包括金属层、在互连的顶部表面或互连的底部表面中的至少一个上的石墨烯层以及在石墨烯层上与金属层相对的六方氮化硼(hbn)层。集成电路的介电材料与hbn层接触，与石墨烯层相对。石墨烯层由一个或更多个石墨烯原子层组成。hbn层的厚度为一至三个原子层。

附图说明

图1是根据一个实施例的示例集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。

图2a至图2h是根据一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。

图3a至图3h是根据另一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。

图4是根据一个实施例的示例集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的镶嵌铜互连。

图5a至图5g是根据一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。

图6是根据一个实施例的包括利兹线(litzwire)的示例集成电路的横截面，该利兹线包括金属互连，该金属互连包括多个区段，每个区段具有下石墨烯层和上石墨烯层。

图7是伯纳尔(bernal)石墨烯的透视图。

具体实施方式

附图未按比例绘制。示例实施例不受所说明的动作或事件的顺序所限制，因为某些动作或事件可以以不同的顺序发生和/或与其他动作或事件同时发生。此外，并不要求所有说明的动作或事件来实施示例实施例的方法。

集成电路包括设置在互连区域中的互连，该互连包括金属层、在互连的顶部表面或互连的底部表面中的至少一个上的石墨烯层以及在石墨烯层上与金属层相对的hbn层。石墨烯层由一个或更多个石墨烯原子层组成。石墨烯层的厚度可以是例如一至十个原子层，以在石墨烯中保持所需的电子迁移率。石墨烯层可以包括伯纳尔石墨烯，其参考图7描述。hbn层的厚度为一至三个原子层。集成电路的互连区域的介电材料接触hbn层。本文描述一个示例，其中金属层包括蚀刻的铝层。本文描述另一个示例，其中金属层包括镶嵌铜层。石墨烯层为互连提供高导电表面层，其可有利地改进高频下(例如在毫米波频率或太赫兹频率下)的导电性。由于电流靠近金属表面流动，金属互连在高频下受增加的阻抗影响，这种现象有时被称为“趋肤效应”。石墨烯层在金属互连的顶部和/或底部表面提供高导电层，从而减轻了趋肤效应。互连可以用在rf电路或其他高频应用中。通过将原子层的数量增加到大约十个原子层来改进石墨烯层的导电性。在十个原子层之上，已经观察到石墨烯的电导率表现得类似于石墨。hbn层理想地足够厚以通过与介电材料接触而使石墨烯层不降解，但是应该足够薄以通过集成电路的接触或通孔提供与石墨烯的充分电连接。已经显示具有一至三个原子层的hbn在石墨烯的降解和与石墨烯层的电连接性之间提供所需的平衡。

出于本说明书的目的，术语“横向”指代平行于集成电路的顶部表面的平面的方向，术语“垂直”指代垂直于集成电路的顶部表面的平面的方向。

图1是根据一个实施例的示例集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。集成电路100包括衬底102和设置在衬底102上方的互连区域104。衬底102包括诸如硅、氮化镓等的半导体材料106。有源元件108设置在半导体材料106中。有源元件108在图1中描绘为设置在半导体材料106的掺杂阱110中的金属氧化物半导体(mos)晶体管108，其栅极在半导体材料106之上延伸。有源元件108的其他表现形式在该示例的范围内。有源元件108可以通过设置在衬底102中的场氧化物112横向分离。场氧化物112可以具有浅沟槽隔离(sti)结构，如图1所描绘的，或者可以具有硅的局部氧化(locos)结构。

该示例的互连区域104包括直接设置在衬底102和有源元件108之上的金属前介电(pmd)层114、直接设置在pmd层114之上的第一金属内介电(imd)层116、直接设置在第一imd层116之上的第一层间介电(ild)层118以及直接设置在第一ild层118的之上的第二imd层120。

pmd层114包括多个介电材料子层，例如氮化硅的pmd衬垫、二氧化硅的间隙填充层、磷硅酸盐玻璃(psg)或硼磷硅酸盐玻璃(bpsg)的主层以及氮化硅盖层。触点122穿过pmd层114设置，形成与有源元件108的电连接。触点122可包括例如第一衬垫、第二衬垫和填充金属，第一衬垫为接触pmd层114的钛，第二衬垫为在第一衬垫上的氮化钛以及填充金属为第二衬垫上的钨。

第一imd层116可以包括一个或更多个介电材料子层，包括低k介电材料和氮化硅、碳化硅或碳氮化硅的盖层。第一级互连124设置在第一imd层116中。第一级互连124与触点122的顶部形成电连接。在该示例中，第一级互连124包括设置在pmd层114上的下hbn层126、直接设置在下hbn层126上的下石墨烯层128、直接设置在下石墨烯层128上的金属层130、直接设置在金属层130上的上石墨烯层132以及直接设置在上石墨烯层132上的上hbn层134。pmd层114的介电材料接触下hbn层126，下hbn层126与下石墨烯层128相对。第一imd层116的介电材料接触上hbn层134，上hbn层134与上石墨烯层132相对。该示例的金属层130包括设置在下石墨烯层128上的铝层136和设置在铝层136上的金属盖层138。下hbn层126和上hbn层134各自具有一至三个原子层厚度。下石墨烯层128和上石墨烯层132均由石墨烯的一个或更多个原子层组成。铝层136的厚度可以是例如50纳米至1微米，并且可以包括百分之几的硅、铜和/或钛。金属盖层138的厚度可以是例如3纳米至20纳米，并且可以包括例如氮化钛以提供抗反射层，或者可以包括例如铜、镍、钯、铂、铱、铑、铈、锇、钼、金或适用于石墨烯催化的其他金属。

第一ild层118可以包括一个或更多个介电材料子层，例如氮化硅的蚀刻停止层，二氧化硅或低k介电材料(诸如有机硅酸盐玻璃(osg))的主层以及氮化硅的盖层。第一级通孔140延伸穿过第一ild层118以及第一级互连124上方的第一imd层116的任何部分，以形成到第一级互连124的电连接。第一级通孔140可以延伸到上石墨烯层132、金属盖层138或铝层136。第一级通孔140可以包括，例如，包括接触第一ild层118的钛或氮化钛的衬垫以及衬垫上的钨填充金属。

第二imd层120可以包括一个或更多个介电材料子层，包括低k介电材料和盖层。第二级互连142设置在第二imd层120中，形成到第一级通孔140的顶部的电连接。第二级互连142可以可选地具有下石墨烯和下hbn层和/或上石墨烯和上hbn层，类似于第一级互连124。集成电路100可以包括附加的ild层和imd层、通孔和互连。附加互连可以可选地具有下石墨烯和下hbn层和/或上石墨烯和上hbn层，类似于第一级互连124。

图2a至图2h是根据一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。参考图2a所示，集成电路200包括具有半导体材料206的衬底202。描绘为mos晶体管208的有源元件208形成在半导体材料206中。场氧化物212可以形成在衬底202中以用于横向分离有源元件208。

在衬底202和有源元件208上方形成集成电路200的互连区域的pmd层214。pmd层214可以通过形成一系列子层来形成，例如，使用低压化学气相沉积(lpcvd)工艺形成氮化硅的pmd衬垫、使用等离子体增强化学气相沉积(pecvd)工艺或利用臭氧的高纵横比工艺(harp)形成基于二氧化硅的介电材料的主层。在使用pecvd工艺形成氮化硅的盖层之前，pmd层214可以(例如通过氧化物化学机械抛光(cmp)工艺)被平坦化。

触点222穿过pmd层214形成，延伸到有源元件208。可以通过蚀刻穿过pmd层214的接触孔，并通过溅射或电离金属等离子体(imp)工艺在pmd层214上形成钛衬垫并延伸到接触孔中来形成触点222。通过反应溅射或原子层沉积(ald)在钛衬垫上形成氮化钛衬垫。通过金属有机化学气相沉积(mocvd)工艺在氮化钛衬垫上形成钨层，填充接触孔。通过钨cmp工艺从pmd层214的顶部表面上方除去钨、氮化钛和钛，在接触孔中留下钨填充金属、氮化钛衬垫和钛衬垫以提供触点222。

在pmd层214上方形成下hbn层。在该示例中，下hbn层通过ald工艺形成。在图2a中描绘ald工艺的第一步。含硼反应气体(如图2a中指示为硼反应气体)在集成电路200上方流过。含硼反应气体可包括例如三氯化硼(bcl3)或硼烷(bh3)。含硼反应气体在pmd层214上方和触点222的顶部上方形成含硼层244。随后停止含硼反应气体的流动，使含硼层244留在ald工艺的第二步中。

参考图2b，含氮反应气体(图2b中指示为氮反应气体)在集成电路200上方流过。含氮反应气体可包括例如氨气(nh3)。来自含氮反应气体的氮与图2a中的含硼层244反应，在pmd层214上方和触点222的顶部上方形成下hbn层226的原子层。随后停止含氮反应气体的流动。可以重复参考图2a和图2b描述的ald工艺，以形成下hbn层226的期望厚度，一至三个原子层。

参考图2c，通过转移工艺在下hbn层226上形成下石墨烯层228。首先在生长衬底246上形成下石墨烯层228，生长衬底246可以是例如具有催化剂表面层的硅晶圆。下石墨烯层228可以通过化学气相沉积(cvd)工艺或pecvd工艺在比集成电路200可容忍的温度高的温度下形成在生长衬底上，例如，超过800℃。随后(例如通过在下石墨烯层228和生长衬底246之间引发应力)将下石墨烯层228转移到集成电路200，使得下石墨烯层228与生长衬底246分离。可以通过热和压力的组合来增强下石墨烯层228和下hbn层226之间的键合。下石墨烯层228包括一个或更多个石墨烯原子层。

参考2d，在下石墨烯层228上形成包括铝层236和金属盖层238的金属层230。铝层236可包括例如至少95％的铝和几个百分比的硅、铜和/或钛。在该示例中，金属盖层238包括催化剂，诸如铜、镍、钯、铂、铱、铑、铈、锇、钼和/或金。铝层236可以通过溅射工艺形成。金属盖层238可以通过溅射工艺或蒸镀工艺形成。在形成金属盖层238之前，可以在铝层236上形成金属隔离层(未示出)，以减少铝扩散到金属盖层238中并减少催化剂扩散到铝层236中。金属隔离层可包括例如氮化钛或氮化钽。

在金属层230上方形成蚀刻掩模248，其覆盖用于随后形成的第一级互连的区域。蚀刻掩模248可以包括通过光刻工艺形成的光刻胶，并且可以可选地包括抗反射层，诸如底部抗反射涂层(barc)等。替代地，蚀刻掩模248可以包括硬掩模材料，诸如氮化硅和/或无定形碳。

参考图2e，通过使用卤素自由基和氧自由基250的反应离子蚀刻(rie)工艺，在由蚀刻掩模248暴露的区域中移除金属层230和下石墨烯层228，以及可选的下hbn层226。rle工艺可以改变卤素自由基和氧自由基250的类型和浓度，以移除金属盖层238、铝层236、下石墨烯层228和下hbn层226中的各种材料。在rie工艺完成之后，移除蚀刻掩模248。可以通过氧等离子体工艺移除蚀刻掩模248中的有机材料和无定形碳。可以使用氟自由基和氧自由基通过等离子体工艺移除蚀刻掩模248中的氮化硅或其他硬掩模材料。

参考图2f，通过石墨烯pecvd工艺在金属盖层238上选择性地形成上石墨烯层232。在石墨烯pecvd工艺中，集成电路200被加热，例如，加热到温度200℃至400℃。含碳反应气体(图2中指示作为碳反应气体)在集成电路200上方流过以及射频(rf)能量(图2f中指示为rf能量)被施加到含碳反应气体，以在集成电路200之上生成碳自由基。含碳反应气可包括甲烷、直链烷烃(诸如乙烷、丙烷和/或丁烷)、醇(诸如乙醇)和/或环烃(诸如环丁烷或苯)。诸如氢气、氩气和/或氧气的附加气体可以在集成电路上方200流过。金属盖层238中的催化剂催化碳自由基反应以选择性地在金属盖层238上形成上石墨烯层232。上石墨烯层232包括一个或更多个石墨烯原子层。在金属盖层238之外的集成电路200上不形成石墨烯。

参考图2g，上hbn层234形成在上石墨烯层232上并且共形地形成在金属层230和下石墨烯层228的横向表面上，延伸到下hbn层226和/或pmd层214上。在该示例中，通过氮化硼pecvd工艺形成上hbn层234。含硼反应气体(图2g中指示为硼反应气体)和含氮反应气体(指示为氮反应气体)同时在集成电路200上方流过。含硼反应气可包括例如三氯化硼或硼烷。含氮反应气可包括例如氨气。诸如氢气和/或氩气的附加气体可以与含硼反应气体和含氮反应气体一起在集成电路200上方流过。将rf能量(指示为rf能量)施加到含硼反应气体和含氮反应气体，以在集成电路200之上生成硼自由基和氮自由基。硼自由基和氮自由基在集成电路200上反应以形成上hbn层234。上hbn层234的厚度为一至三个原子层。下hbn层226、下石墨烯层228、金属层230、上石墨烯层232和上hbn层234的组合提供集成电路200的第一级互连224。

参考图2h，在第一级互连224和pmd层214上方形成第一imd层216。可以通过形成氮化硅的蚀刻停止层，然后形成osg或二氧化硅的主层来形成第一imd层216。第一imd层216的各个层可以通过分开的pecvd工艺形成。可以通过氧化物cmp工艺平坦化主层，然后形成氮化硅的盖层。通过形成ild层、附加imd层、通孔和互连来继续形成集成电路200。可以通过与参考图2a至图2g描述的工艺类似的工艺在第一级互连224之上形成附加互连。

图3a至图3h是根据另一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻铝互连。参考图3a，集成电路300包括具有半导体材料306的衬底302。描绘为mos晶体管308的有源元件308形成在半导体材料306中。场氧化物312可以形成在衬底302中以横向分离有源元件308。在衬底302和有源元件308上方形成集成电路300的互连区域的pmd层314。触点322穿过pmd层314形成，延伸到有源元件308。

在pmd层314上方形成下hbn层326。在该示例中，下hbn层326可以使用含硼反应气体(图3a中指示为硼反应气体)和含氮反应气体(指示为氮反应气体)通过ald工艺形成，例如参考图2a和2b中所描绘的。

参考图3b，通过使用添加工艺352(诸如静电沉积工艺、喷绘工艺等)散布石墨烯薄片354(可能与载体流体结合)，在下hbn层326上形成下石墨烯层328。添加工艺352可以在用于随后形成的第一级互连的区域中形成下石墨烯层328，从而简化了集成电路300的制造。下石墨烯层328包括一个或更多个石墨烯原子层。因为hbn具有与石墨烯非常接近地匹配的晶格间距和原子图案，所以石墨烯薄片可以与下hbn层326的晶格对准，以在下石墨烯层328中产生具有期望的电属性值，诸如薄层电阻的连续石墨烯层。

参考图3c，在下石墨烯层328上形成包括铝层336和可选的金属盖层338的金属层330。在该示例中，金属盖层338可以包括氮化钛以提供抗反射层和扩散阻挡层以含有铝。铝层336可以通过溅射工艺形成。金属盖层338可以通过溅射工艺或ald工艺形成。

参考图3d，在金属层330上形成上石墨烯层332。上石墨烯层332可以通过来自生长衬底346的转移工艺形成，如图3d中所描绘的。上石墨烯层332包括一个或更多个石墨烯原子层。形成上石墨烯层332的其他方法在该示例的范围内。

参考图3e，在上石墨烯层332上形成上hbn层334。上hbn层334的厚度为一至三个原子层。上hbn层334可以通过使用含硼反应气体(在图3e中指示为硼反应气体)和含氮反应气体(指示为氮反应气体)以及一种或更多种其他气体的pecvd工艺形成。含硼反应气可包括三氯化硼和/或硼烷。含氮反应气可包括氨气。其他气体可包括氩气、氢气和/或氧气。将rf能量(表示为rf能量)施加到含硼反应气体、含氮反应气体和其他气体上以形成硼自由基和氮自由基。硼自由基和氮自由基反应以形成上hbn层334。形成上hbn层334的其他工艺在该示例的范围内。

参考图3f所示，可以在上hbn层334上方形成可选的保护层356。保护层356可以包括例如通过使用正硅酸乙酯(teos)的pecvd工艺形成的10纳米至50纳米的二氧化硅。随后，在上hbn层334上方和保护层356(如果存在的话)上方形成蚀刻掩模348。蚀刻掩模348覆盖用于随后形成的第一级互连的区域。蚀刻掩模348可以通过与参考图2d描述的工艺类似的工艺形成。在该示例中，蚀刻掩模348与下石墨烯层328对准。在该示例中保护层356的目的是在随后移除蚀刻掩模348期间保护上hbn层334。

参考图3g，通过使用卤素自由基和氧自由基350的rle工艺在由蚀刻掩模348暴露的区域中移除保护层356(如果存在的话)、上hbn层334、上石墨烯层332、金属层330、下石墨烯层328和可选的下hbn层326。卤素自由基和氧自由基350的类型和浓度可以根据需要改变，以移除具有所需蚀刻轮廓的不同材料。

参考图3h，在完成参考图3g描述的rie工艺之后，例如通过使用氧自由基358的氧等离子体工艺移除蚀刻掩模348。保护层356(如果存在的话)在移除蚀刻掩模348期间保护上hbn层334免受氧自由基358的损害。

下hbn层326、下石墨烯层328、金属层330、上石墨烯层332和上hbn层334的组合提供集成电路300的第一级互连324。通过在第一级互连324之间形成第一imd层来继续形成集成电路300。通过随后形成ild层、附加imd层、通孔和附加互连，进一步继续形成集成电路300。

图4是根据一个实施例的示例集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的镶嵌铜互连。集成电路400包括衬底402和设置在衬底402上方的互连区域404。衬底402包括半导体材料406。如图4所示设置在掺杂阱410中的有源元件408设置在半导体材料406中。有源元件408可以由设置在衬底402中的场氧化物412横向分开。

该示例的互连区域404包括直接设置在衬底402和有源元件408之上的pmd层414、直接设置在pmd层414之上的第一imd层416以及直接设置在第一imd层416之上的第一ild层418。集成电路400的附加imd层和ild层(未在图4中示出)在第一ild层418之上延伸。触点422穿过pmd层414设置，形成与有源元件408的电连接。pmd层414和触点422可以具有与参考图1描述的结构类似的结构。

第一imd层416可以包括一个或更多个介电材料子层，包括氮化硅的蚀刻停止层、低k介电材料的主层和氮化硅、碳化硅或碳氮化硅的盖层。第一级互连424设置在第一imd层416中的互连沟槽中。第一级互连424与触点422的顶部形成电连接。在该示例中，第一级互连424包括设置在pmd层414上并且在互连沟槽的侧壁向上延伸到第一imd层416的顶部表面的下hbn层426、直接设置在下hbn层426上并在第一级互连424的侧面向上延伸的下石墨烯层428、直接设置在下石墨烯层428上的金属层430、直接设置在金属层430上的上石墨烯层432以及直接设置在上石墨烯层432上并且在与第一级互连424相邻的第一imd层416上方延伸的上hbn层434。该示例的金属层430包括镶嵌衬垫438，镶嵌衬层438设置在下石墨烯层428上并且在第一级互连424的侧面向上延伸。镶嵌衬垫438包括氮化钽等的铜扩散阻挡层。该示例的金属层430还包括设置在镶嵌衬垫438上的镶嵌铜层436。上石墨烯层432直接设置在镶嵌铜层436上。下hbn层426和上hbn层434的厚度各自为一至三个原子层。下石墨烯层428和上石墨烯层432均包括一个或更多个石墨烯原子层，例如，一至十层。pmd层414的介电材料接触下hbn层426，下hbn层426与下石墨烯层428相对。

第一ild层418可以具有与参考图1描述的结构类似的结构。第一ild层418的介电材料接触上hbn层434，上hbn层434与上石墨烯层432相对。

图5a至图5g是根据一个实施例的描绘连续的形成阶段的集成电路的横截面，该集成电路包括具有下石墨烯层和上石墨烯层的蚀刻的铝互连。参考图5a，集成电路500包括具有半导体材料506的衬底502。描绘为mos晶体管508的有源元件508形成在半导体材料506中。场氧化物512可以形成在衬底502中以横向分离有源元件508。在衬底502和有源元件508上方形成pmd层514。穿过pmd层514形成触点522，形成到有源元件508的电连接。

在pmd层514和触点522上方形成第一imd层516。第一imd层516可以例如通过一系列pecvd工艺形成。穿过第一imd层516形成互连沟槽560，暴露触点522的顶部。互连沟槽560可以通过使用蚀刻掩模的rie工艺形成。

在第一imd层516上方形成下hbn层526，其延伸到互连沟槽560中并且在互连沟槽560的底部处延伸到pmd层514上。下hbn层526可以通过ald工艺、pecvd工艺或其他方法形成。下hbn层526的厚度为一至三个原子层。

参考图5b，下石墨烯层528形成在下hbn层上526。下石墨烯层528延伸到互连沟槽560中并且在互连沟槽560的底部处沿着下hbn层526连续。下石墨烯层528可以例如通过pecvd工艺或添加工艺形成，由于互连沟槽560的形貌，这可能是有利的。

参照图5c，在下石墨烯层528上形成镶嵌衬垫538。镶嵌衬垫538可包括例如氮化钽。镶嵌衬垫538可以通过ald工艺形成以在互连沟槽560中提供连续覆盖。

参考图5d，在镶嵌衬垫538上形成镶嵌铜层536，填充互连沟槽560。镶嵌铜层536可以例如通过由溅射工艺直接在镶嵌衬垫538上形成铜的种子层(图5d中未示出)，随后通过电镀工艺在种子层上形成镶嵌铜层536的剩余部分形成。电镀工艺可以使用增白剂、抑制剂和整平剂的组合，其是电镀液的添加剂，以用镶嵌铜层536填充互连沟槽560，同时使与互连沟槽560相邻在第一imd层516上方的电镀铜的厚度最小化。

参考图5e，通过铜cmp工艺(图5e中由铜cmp盘562示意性地描绘)从第一imd层516上方移除镶嵌铜层536、镶嵌衬垫538、下石墨烯层528和下hbn层526。镶嵌铜层536、镶嵌衬垫538、下石墨烯层528和下hbn层526留在互连沟槽560中的适当位置。

参考图5f，在镶嵌铜层536上形成上石墨烯层532。上石墨烯层532包括一个或更多个石墨烯原子层，并且不延伸到与互连沟槽560相邻的第一imd层516上。上石墨烯层532可以例如通过pecvd工艺形成，其中镶嵌铜层536以与参考图2f描述的pecvd工艺类似的方式选择性地催化石墨烯的形成。替代地，上石墨烯层532可以通过添加工艺形成，例如参考图3b所描述的。形成上石墨烯层532的其他方法在该示例的范围内。

参考图5g，在集成电路500的现有顶部表面上形成上hbn层534，包括上石墨烯层532。上hbn层534可以通过ald工艺、pecvd工艺或其他方法形成。下hbn层526、下石墨烯层528、镶嵌衬垫538、镶嵌铜层536、上石墨烯层532和上hbn层534的组合提供集成电路500的第一级互连524。集成电路500的形成继续，在上hbn层534上形成第一ild层，图5g中未示出。第一ild层的介电材料接触上hbn层534。

图6是根据一个实施例的包括利兹线的示例集成电路的横截面，该利兹线包括金属互连，该金属互连包括多个区段，每个区段具有下石墨烯层和上石墨烯层。集成电路600包括衬底602和设置在衬底602上方的互连区域604。衬底602包括半导体材料和有源元件，例如参考图1所描述的。互连区域604包括电介质材料664，例如参考图1所描述的电介质层的堆叠。在该示例中，集成电路600包括利兹线666，其包括多股串联的互连区段624。在该示例中，每个互连区段624具有金属层630、在金属层630的底部表面上的下石墨烯层628、在下石墨烯层628上的与金属层630相对的下hbn层626、在金属层630的顶部表面上的上石墨层632以及在上石墨层632上与金属层630相对的上hbn层634。电介质材料664接触与下石墨烯层628相对的下hbn层626，并且接触与上石墨烯层632相对的上hbn层634。在该示例的其他版本中，一些互连区段624可以具有下石墨烯层628和下hbn层626，而没有上石墨烯层632。在该示例的其他版本中，一些互连区段624可以具有上石墨烯层632和上hbn层634，而没有下石墨烯层628。利兹线666的互连区段624设置在多个互连级中；在该示例中，利兹线666包括互连区段624的三个互连级。每股中的顺序互连区段624之间的连接未在图6中示出，以更清楚地示出互连区段624自身的布置。每股被配置成使得该股中的互连区段624的部分位于利兹线666的外围。每股中的顺序互连区段624可以例如通过通孔和其他互连连接。每股包括每个互连级中的互连区段624的部分。与具有类似标称横截面积的单片导体相比，由于在互连区段624之间的趋肤效应的分布，利兹线666可以有利地在高频下表现出较低的阻抗。每股通过介电材料664与其他股分离，有利地减少感应的局部电流，有时称为“邻近效应”。

图7是伯纳尔石墨烯的透视图。本文描述的示例中的石墨烯层可包括伯纳尔石墨烯。石墨烯的第一原子层(在图7中指示为第一原子层)含有碳原子(在图7中指示为碳原子)，呈六方构造。石墨烯的第二原子层(在图7中指示为第二原子层)还含有六方构造的碳原子。第一原子层中的一半碳原子直接位于第二原子层中的碳原子上方。石墨烯的附加层相对于直接下面的石墨烯层具有类似的对准。与具有其他构造的石墨烯层相比，在石墨烯异质层的石墨烯层中包括伯纳尔石墨烯可以有利地改进石墨烯异质层的电导率。

在所描述的实施例中的修改是可能的，并且在权利要求的范围内，其他实施例也是可能的。