阵列基板、薄膜晶体管及其制造方法与流程

本公开涉及显示技术领域，具体而言，涉及一种阵列基板、薄膜晶体管及薄膜晶体管的制造方法。

背景技术：

随着显示技术的发展，人们对显示面板的性能要求越来越高。大尺寸高分辨率显示面板渐成电视新的增长热点，例如oled(organiclight-emittingdiode，有机发光二极管)显示面板。显示面板中通常包括有薄膜晶体管，薄膜晶体管包括有顶栅型和底栅型。其中，顶栅型相比底栅型具有高ion、更高开口率和更好的tft(thinfilmtransistor，薄膜晶体管)稳定性而受到关注。

oled发光区间为电流驱动型发光器件，正常工作时需要的驱动电流较大，为实现8k以上更高分辨率tft需要做到较高的充电效率，提高开态电流，并且导线厚度需要较厚，而目前的顶栅型薄膜晶体管开态电流有一定的局限。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种开态电流更大、充电效率更高的薄膜晶体管。

根据本公开的一个方面，提供了一种薄膜晶体管。该薄膜晶体管包括：

第一有源层，设于衬底一侧；

绝缘层，设于所述第一有源层远离所述衬底的表面，所述绝缘层完全或部分覆盖所述第一有源层；

源极和漏极，若所述绝缘层完全覆盖所述第一有源层，所述源极和所述漏极设于所述绝缘层远离所述第一有源层的表面；若所述绝缘层部分覆盖所述第一有源层，所述源极和所述漏极设于所述绝缘层远离所述衬底的表面，或者，所述源极和所述漏极设于所述第一有源层远离所述衬底的表面；

第二有源层，设于所述绝缘层远离所述衬底的一侧，且延伸与所述源极和漏极相接触，所述第二有源层在所述衬底上的正投影与所述第一有源层在所述衬底上的正投影具有重叠区；

栅绝缘层，设于所述第二有源层远离所述衬底的表面；

栅极，设于所述栅绝缘层远离所述衬底的表面。

在本公开的一种示例性实施例中，所述薄膜晶体管还包括：

缓冲层，设于所述衬底靠近所述第一有源层的表面，所述缓冲层上设置有凹槽，所述第一有源层位于所述凹槽内且与所述凹槽的侧壁匹配贴合，所述源极和所述漏极同层设置且位于所述凹槽内与所述凹槽的侧壁匹配贴合。

在本公开的一种示例性实施例中，所述源极和所述漏极同层设置且位于所述凹槽内与所述凹槽的侧壁匹配贴合。

在本公开的一种示例性实施例中，所述绝缘层设于所述凹槽内，所述绝缘层的侧壁与所述凹槽的侧壁之间形成待形成源极和漏极的凹槽区域，所述源极和漏极位于对应的所述凹槽区域。

在本公开的一种示例性实施例中，所述漏极与所述源极远离所述第一有源层的表面与所述凹槽的开口平齐。

在本公开的一种示例性实施例中，所述绝缘层为高k绝缘材料。

在本公开的一种示例性实施例中，所述第二有源层在所述衬底上的正投影全部位于所述第一有源层在所述衬底上的正投影内。

根据本公开的另一个方面，还提供了一种阵列基板。该阵列基板包括上述的薄膜晶体管。

根据本公开的又一个方面，本公开还提供了一种薄膜晶体管的制造方法。该制造方法包括步骤：

在衬底一侧形成第一有源层；

在所述第一有源层远离所述衬底的表面形成绝缘层，所述绝缘层完全或部分覆盖所述第一有源层；

若所述绝缘层完全覆盖所述第一有源层，将源极和漏极设于所述绝缘层远离所述第一有源层的表面；若所述绝缘层部分覆盖所述第一有源层，将源极和漏极设于所述绝缘层远离所述衬底的表面，或者，将源极和漏极设于所述第一有源层远离所述衬底的表面；

形成覆盖所述绝缘层、所述源极及所述漏极的第二有源层，所述第二有源层在所述衬底上的正投影与所述第一有源层在所述衬底上的正投影具有重叠区；

在所述第二有源层远离所述衬底的表面形成栅绝缘层；

在所述栅绝缘层远离所述衬底的表面形成栅极。

在本公开的一种示例性实施例中，所述制造方法还包括：

在所述衬底上形成缓冲层，所述缓冲层具有朝向所述衬底凹陷的凹槽；

在衬底一侧形成第一有源层，包括：

在所述凹槽的底部形成第一有源层，且所述第一有源层与所述凹槽的侧壁匹配贴合；

在所述第一有源层远离所述衬底的表面形成绝缘层，所述绝缘层完全或部分覆盖所述第一有源层；

若所述绝缘层完全覆盖所述第一有源层，将源极和漏极设于所述绝缘层远离所述第一有源层的表面；若所述绝缘层部分覆盖所述第一有源层，将源极和漏极设于所述绝缘层远离所述衬底的表面，或者，将源极和漏极设于所述第一有源层远离所述衬底的表面，包括：

在所述第一有源层远离所述衬底的表面形成绝缘层，所述绝缘层完全或部分覆盖所述第一有源层，且所述绝缘层位于所述凹槽内；所述绝缘层的侧壁与所述凹槽的侧壁之间形成待形成源极和漏极的凹槽区域，所述源极和漏极位于对应的所述凹槽区域；

若所述凹槽区域未露出所述第一有源层，将源极和漏极设于所述绝缘层远离所述第一有源层的表面；若所述凹槽区域露出所述第一有源层，则所述绝缘层部分覆盖所述第一有源层，将源极和漏极设于所述第一有源层远离所述衬底的表面。

本公开提供的薄膜晶体管，若源漏极位于绝缘层远离第一有源层的表面，则源漏极与第一有源层断开，且与第二有源层连接；通过给栅极加压薄膜晶体管打开导通后，可为第一有源层提供载流子聚集的栅压，不同电压大小的源漏极也可以为第一有源层提供相应区域载流子差异性聚集的栅压，从而使得第一有源层两侧形成一定压差，在压差的作用下，载流子在第一有源层内流动，从而形成一个辅助栅极，第一有源层和第二有源层之间形成有感应电荷，从而能够提高第二有源层的电流，进而可以提高薄膜晶体管的开态电流，提高充电效率。

若源极与漏极设于第一有源层远离衬底的表面，则漏源极同时与第一有源层和第二有源层连接，第一有源层和第二有源层互为辅助栅极，可以进一步提高薄膜晶体管的开态电流，提高充电效率。同时，可增大源漏极与有源层的接触面积，降低接触不良的风险，提高了薄膜晶体管的稳定性和良率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开的一个实施例的薄膜晶体管的结构示意图；

图2为本公开的另一个实施例的薄膜晶体管的结构示意图；

图3为本公开的一个实施例的薄膜晶体管制造方法的步骤图；

图4为本公开的另一个实施例的薄膜晶体管制造方法的步骤图；

图5为本公开的一个实施例的薄膜晶体管制造方法的步骤s130完成后的结构示意图；

图6为本公开的一个实施例的薄膜晶体管制造方法的步骤s160完成后的结构示意图；

图7为本公开的一个实施例提供的薄膜晶体管制造方法的步骤s180完成后的结构示意图；

图8为本公开的另一个实施例的薄膜晶体管制造方法的步骤s130完成后的结构示意图；

图9为本公开的另一个实施例的薄膜晶体管制造方法的步骤s160完成后的结构示意图；

图10为本公开的另一个实施例提供的薄膜晶体管制造方法的步骤s180完成后的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

本公开实施方式提供了一种薄膜晶体管，如图1和图2所示，包括第一有源13、绝缘层14、源极16、漏极15、第二有源层17、栅绝缘层18和栅极19。

其中，第一有源层13设于衬底11上，绝缘层14设于第一有源层13远离衬底11的表面；当绝缘层14完全覆盖第一有源层13，源极16和漏极15设于绝缘层14远离第一有源层13的表面；当绝缘层14部分覆盖第一有源层13，源极16和漏极15设于绝缘层14远离衬底11的表面，或者，源极16和漏极15设于第一有源层13远离衬底11的表面；第二有源层17设于绝缘层14远离衬底11的一侧，且延伸与源极16和漏极15相接触，第二有源层17在衬底11上的正投影与第一有源层13在衬底11上的正投影具有重叠区；栅绝缘层18设于第二有源层17远离衬底11的表面，栅极19设于栅绝缘层18远离衬底11的表面。

本公开实施方式的薄膜晶体管，第一有源层可以作为虚拟辅助栅极。具体地，通过给栅极加压薄膜晶体管打开导通后，可为第一有源层提供载流子聚集的栅压，不同电压大小的源极和漏极也可以为第一有源层提供相应区域载流子差异性聚集的栅压，从而使得第一有源层两侧形成一定压差，在压差的作用下，载流子在第一有源层内流动，从而形成一个虚拟辅助栅极，第一有源层和第二有源层之间形成有感应电荷，从而能够提高第二有源层的电流，进而可以提高薄膜晶体管的开态电流，提高充电效率。

若源极与漏极设于第一有源层远离衬底的表面，则源极与漏极同时与第一有源层和第二有源层连接，第一有源层和第二有源层互为辅助栅极，可以进一步提高薄膜晶体管的开态电流，提高充电效率。此外，可增大源极和漏极与有源层的接触面积，降低接触不良的风险，从而提高了薄膜晶体管的稳定性和良率。

下面对本公开实施方式的薄膜晶体管的各部分进行详细说明：

衬底11可以为柔性衬底，也可以为玻璃衬底。当为柔性衬底时，衬底由聚乙烯醇薄膜、聚酰亚胺薄膜、聚酯薄膜等高分子材料制作而成。

第一有源层13设于衬底11上。第一有源层13为氧化物半导体材料，半导体材料的可为金属氧化物，例如igzo(铟镓锌氧化物)，但不以此为限，还可以是铝锌氧化物(azo)、铟锌氧化物(izo)、氧化锌(zno)、氧化铟(in2o3)、硼掺杂氧化锌(bzo)、镁掺杂氧化锌(mzo)中的一种或多种。此外，半导体材料还可以是多晶硅材料或其它材料。

绝缘层14设于第一有源层13上。绝缘层14为高k(高介电常数)绝缘材料，可为al2o3(氧化铝)，hfox(氧化铪)，taox(氧化钽)等高介电常数的绝缘材料。选取高k绝缘材料，具有较高介电常数，能够进一步提高薄膜晶体管的开态电流，提高薄膜晶体管的性能。绝缘层14可完全覆盖第一有源层13，也可覆盖第一有源层13的部分区域。

源极16与漏极15可设于绝缘层14覆盖上；当然，也可设于第一有源层13未被绝缘层14覆盖的区域，从而与第一有源层13连接。源极16和漏极15的材料可选自ag(银)，cu(铜)，al(铝)，mo(钼)等金属，或者alnd(铝钕)、monb(钼钕)等合金，或具有导电性质的碳纳米管或石墨烯材料构成。

举例而言，如图1所示，在一实施方式中，绝缘层14仅覆盖第一有源层13的部分区域，源极16与漏极15可设于第一有源层13上未被绝缘层14覆盖的区域，此时，源极16、漏极15及绝缘层14同层设置，源极16和漏极15同时与第一有源层13及第二有源层17连接，第一有源层13与第二有源层17互为辅助栅极。或者，源极16与漏极15也可设于绝缘层14远离第一有源层13的表面。当源极16和漏极15与第二有源层17连接，与第一有源层13断开时，第一有源层13可以作为虚拟辅助栅极。

如图2所示，在另一实施方式中，绝缘层14完全覆盖第一有源层13时，源极16和漏极15设于绝缘层14远离第一有源层13的表面，第一有源层13可以作为虚拟辅助栅极。

如图1和图2所示，第二有源层17设于绝缘层14与源极16及漏极15上。第二有源层17为氧化物半导体材料，半导体材料的可为金属氧化物，例如igzo(铟镓锌氧化物)，但不以此为限，还可以是铝锌氧化物(azo)、铟锌氧化物(izo)、氧化锌(zno)、氧化铟(in2o3)、硼掺杂氧化锌(bzo)、镁掺杂氧化锌(mzo)中的一种或多种。此外，半导体材料层100还可以是多晶硅材料或其它材料。

在一实施例中，第二有源层17在衬底11上的正投影完全位于第一有源层13在衬底11上的正投影内，以相对提高第一有源层13与第二有源层17之间的感应能力。

栅绝缘层18设于第二有源层17上。栅绝缘层18由绝缘材料制作而成，可为siox、sinx、sion(氮氧化硅)等。

栅极19设于栅绝缘层18上。栅极19可为导电性较好的金属材料，可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料。

如图1和图2所示，本公开的薄膜晶体管还可以包括缓冲层12，设于衬底11靠近第一有源层13的表面，缓冲层12上设置有凹槽23，第一有源层位13于凹槽23内且与凹槽23的侧壁匹配贴合，源极16和漏极15同层设置且位于凹槽23内与凹槽23的侧壁匹配贴合。缓冲层12的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。

第一有源层13、绝缘层14及源极16与漏极15位于凹槽23内，相对提高了薄膜晶体管的平坦度，降低薄晶体管的厚度，有利于第二有源层17与源极16和漏极15接触，可提高接触界面的性能，提高载流子注入效率。其中，源极16和漏极15远离衬底11的表面与凹槽23的开口平齐，进一步提高平坦度。

绝缘层14的侧壁与凹槽23的侧壁之间形成待形成源极16和漏极15的凹槽区域，源极16和漏极15位于对应的凹槽区域。

如图1所示，绝缘层14的侧壁与凹槽23的侧壁之间形成待形成源极16和漏极15的凹槽区域与第一有源层13连通，当绝缘层14部分覆盖第一有源层13，源极16、漏极15与绝缘层14同层设置在凹槽23内。

如图2所示，绝缘层14的侧壁与凹槽23的侧壁之间形成待形成源极16和漏极15的凹槽区域未与第一有源层13连通，当绝缘层14完全覆盖第一有源层13，源极16与漏极15设于绝缘层14上。

如图1和图2所示，薄膜晶体管还包括钝化层20。该钝化层20至少覆盖设于栅极19、第二有源层17源极16及漏极15上，并将第二有源层17与源极16从钝化层20上引出。钝化层20可以由siox、sinx、hfox、alox或中的一种或一种以上任意组合组成的多层叠层膜组成。

具体地，如图1和图2所示，钝化层20上设置有过孔21，使得源极16与第二有源层17从过孔21的底部露出。

进一步地，在过孔21上设置一导电层22，与源极16及第二有源层17连接，形成导电引线。此外，还可以再设置一过孔，将栅极19从钝化层20上引出。可选地，导电层22为阳极层。导线层22的材料可选自ag(银)，cu(铜)，al(铝)，mo(钼)等金属，或者alnd(铝钕)、monb(钼钕)等合金。

本公开还提供了一种薄膜晶体管的制造方法。如图3所示，该制造方法包括步骤：

步骤s110、在衬底一侧形成有源层；

步骤s120、在第一有源层远离衬底的表面形成绝缘层，绝缘层完全或部分覆盖第一有源层；

步骤s130、若绝缘层完全覆盖第一有源层，将源极和漏极设于绝缘层远离第一有源层的表面；若绝缘层部分覆盖第一有源层，将源极和漏极设于绝缘层远离衬底的表面，或者，将源极和漏极设于第一有源层远离衬底的表面；

步骤s140、形成覆盖绝缘层、源极及漏极的第二有源层，第二有源层在衬底上的正投影与第一有源层在衬底上的正投影具有重叠区；

步骤s150、在第二有源层远离衬底的表面形成栅绝缘层；

步骤s160、在栅绝缘层远离衬底的表面形成栅极。

本公开提供的薄膜晶体管的制造方法，当使源极和漏极与第二有源层连接，与第一有源层断开时，第一有源层作为虚拟辅助栅极。具体地，通过给栅极加压薄膜晶体管打开后导通，可为第一有源层提供载流子聚集的栅压，不同电压大小的源极和漏极也可以为第一有源层提供相应区域载流子差异性聚集的栅压，从而使得第一有源层左右两侧形成一定压差，在压差的作用下，载流子在第一有源层内流动，从而形成一个虚拟辅助栅极，两层有源层之间形成有感应电荷，从而能够提高第二有源层的电流，进而可以提高薄膜晶体管的开态电流，提高充电效率。

若源极与漏极设于第一有源层远离衬底的表面，则源极与漏极同时与第一有源层和第二有源层连接，第一有源层和第二有源层互为辅助栅极，双层有源层互为辅助栅极，可以进一步提高薄膜晶体管的开态电流，提高充电效率。此外，可增大源极和漏极与有源层的接触面积，降低接触不良的风险，从而提高了薄膜晶体管的稳定性和良率。

薄膜晶体管的制造方法还包括：

步骤s100、在衬底上形成缓冲层，缓冲层上具有朝向衬底凹陷的凹槽。

下面对本公开实施方式的薄膜晶体管的制造方法各步骤进行详细说明：

在步骤s100中，在衬底上形成缓冲层，缓冲层上具有朝向衬底凹陷的凹槽，如图5所示，其中：

在衬底11上通过沉积等工艺形成缓冲层，接着在缓冲层12上通过刻蚀等工艺形成具有朝向衬底11凹陷的凹槽23。缓冲层12的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。可通过化学气相沉积或其它工艺形成该缓冲层，在此不对形成缓冲层的工艺做特殊限定。

在步骤s110中，在衬底一侧形成第一有源层，如图5和图8所示，其中：

在缓冲层12的凹槽23的底部形成第一有源层13，且第一有源层13与凹槽23的侧壁匹配贴合。第一有源层13的材料可为金属氧化物，例如铟镓锌氧化物(igzo)，但不以此为限，还可以是铝锌氧化物(azo)、铟锌氧化物(izo)、氧化锌(zno)、氧化铟(in2o3)、硼掺杂氧化锌(bzo)、镁掺杂氧化锌(mzo)中的一种或多种。此外，半导体材料层100还可以是多晶硅材料或其它材料。

在步骤s120中，第一有源层上通过沉积形成一绝缘层，如图5和图8所示，其中：

绝缘层14可完全覆盖第一有源层13，也可覆盖第一有源层13的部分区域。绝缘层14为高k绝缘材料，如al2o3(氧化铝)，hfox(氧化铪)，taox(氧化钽)等高介电常数的绝缘材料。可通过化学气相沉积或其它工艺形成该缓冲层，在此不对形成缓冲层的工艺做特殊限定。

在步骤s130中，若绝缘层完全覆盖第一有源层，将源极和漏极设于绝缘层远离第一有源层的表面；若绝缘层部分覆盖第一有源层，将源极和漏极设于绝缘层远离衬底的表面，或者，将源极和漏极设于第一有源层远离衬底的表面。

在一实施例中，在绝缘层14的侧壁与凹槽23的侧壁之间形成待形成源极16和漏极15的凹槽区域，将源极16和漏极15设于对应的凹槽区域。

如图5所示，绝缘层14的侧壁与凹槽23的侧壁之间形成待形成源极16和漏极15的凹槽区域未露出第一有源层13，则绝缘层14全部覆盖第一有源层13，源极16与漏极15设于绝缘层14上。

如图8所示，绝缘层14的侧壁与凹槽的侧壁之间形成待形成源极16和漏极15的凹槽区域露出第一有源层13，则绝缘层14部分覆盖第一有源层13，源极16、漏极15与绝缘层14同层设置在凹槽23内。此外，源极16与漏极15也可设于绝缘层14上。

源极16和漏极15的材料可选自ag(银)，cu(铜)，al(铝)，mo(钼)等金属，或者alnd(铝钕)、monb(钼钕)等合金，或具有导电性质的碳纳米管或石墨烯材料构成。

此外，该方法通过在缓冲层上设置凹槽，能够提高薄膜晶体管的平坦度，降低薄膜晶体管的厚度。

在一实施例中，源极16和漏极15与凹槽23的靠口平齐，能够进一步提高薄膜晶体管的平坦度。

在步骤s140中，形成覆盖绝缘层、源极及漏极的第二有源层，第二有源层在衬底上的正投影与第一有源层在衬底上的正投影具有重叠区，如图6和图9所示，其中：

可通过化学气相沉积或其它工艺在形成在绝缘层14、源极16及漏极15上形成一层氧化物半导体层，以作为第二有源层17。氧化物半导体层的材料可为金属氧化物，例如铟镓锌氧化物(igzo)，但不以此为限，还可以是铝锌氧化物(azo)、铟锌氧化物(izo)、氧化锌(zno)、氧化铟(in2o3)、硼掺杂氧化锌(bzo)、镁掺杂氧化锌(mzo)中的一种或多种。此外，半导体材料层100还可以是多晶硅材料或其它材料。

当源极16和漏极15与第一有源层13及第二有源层17同时连接时，第一有源层13与第二有源层17互为辅助栅极。当源极16和漏极15与第二有源层17连接，与第一有源层13断开时，第一有源层13可以作为虚拟辅助栅极。

在一实施例中，第二有源层17在衬底11上的正投影完全位于第一有源层13在衬底11上的正投影内，以相对提高第一有源层13与第二有源层17之间的感应能力。

在步骤s150中，在第二有源层远离衬底的表面形成栅绝缘层，如图6和图9所示，其中：

通过化学气相沉积或其它工艺在第二有源层17远离衬底11的表面形成栅绝缘材料层，通过对栅绝缘材料层进行刻蚀形成栅绝缘层18。栅绝缘材料层的材料可为为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。

在步骤s160中，在栅绝缘层18上形成栅极19，如图6和图9所示，其中：

通过化学气相沉积或其它工艺在栅绝缘层18远离衬底11的表面形成栅极19，栅极9在栅绝缘层18上的正投影的边缘可与栅绝缘层18的边缘重合，且可位于栅绝缘层18的边缘内。栅极19的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料。

在一实施例中，在形成栅极19时包括：在栅极材料层上沉积光刻胶层后进行曝光，将光刻胶的线宽设置较大一些，以便后续干刻形成较长尾部的栅绝缘层18，使其完全覆盖下层的第二有源层17；完成栅极19的湿法刻蚀后，保留栅极19的掩膜光刻胶，直接干刻栅极光刻胶未覆盖的栅绝缘层18，栅绝缘层18干刻完之后进行导体化处理，将非沟道区的第二有源层17的氧化物导体化，之后采用干刻氧气灰化剥离掉光刻胶。其中，可通过退火工艺实现导体化，也可以利用激光照射的方式实现导体化，在此不对导体化的具体工艺做特殊限定。

在本公开的另一个实施例中，如图4所示，提供的薄膜晶体管的制造方法还可包括：

步骤s170、形成覆盖栅极、第二有源层、源极及漏极的钝化层；

步骤s180、在钝化层上形成过孔，过孔与漏极及第二有源层连通；

步骤s190、在过孔上形成导电层。

下面对本公开实施方式的薄膜晶体管的制造方法各步骤进行详细说明：

在步骤s170中，形成覆盖栅极、第二有源层、源极及漏极的钝化层，如图7和图10所示，其中：

通过化学气相沉积或其它工艺在栅极19、栅绝缘层18、第二有源层17、源极16及漏极15上通过沉积形成一钝化层20，对薄膜晶体管形成保护。钝化层20可以由siox、sinx、hfox、alox或中的一种或一种以上任意组合组成的多层叠层膜组成。

在步骤s180中，在钝化层20上形成过孔21，过孔21与源极16及第二有源层17连通，其中：

可通过干法刻蚀工艺或湿法刻蚀工艺钝化层20上形成过孔21，过孔21的底部与源极16及第二有源层17连通，以源极16与第二有源层17从钝化层20上引出。

在步骤s190中，在过孔上形成导电层，其中：

通过化学气相沉积或其它工艺在过孔21上形成导电层22，形成导电引线，以连接源极16与第二有源层17，以使源极16与第二有源层17从钝化层20上引出。导电层22的材料可以为ag(银)，cu(铜)，al(铝)，mo(钼)等金属，或者alnd(铝钕)、monb(钼钕)等合金。

本公开还提供了一种阵列基板。该阵列基板可包括上述实施方式的薄膜晶体管，其有益效果可参考本公开实施方式的薄膜晶体管的有益效果，在此不再详述。该阵列基板可实用与多种显示装置，例如手机、平板电脑、笔记本电脑、电视机、电子广告机等电子设备。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。