SOI器件及其制作方法与流程

本发明涉及抗辐照技术领域，尤其涉及soi器件及其制作方法。

背景技术：

当器件持续受到电离辐射时，器件的阈值电压发生漂移、跨导降低、亚阈值电流增大、低频噪声增大，甚至导致器件失效，这就是总剂量辐照效应。总剂量辐照效应主要由电离辐射在氧化层中以及氧化层或硅界面产生的电荷和缺陷引起。

由于绝缘衬底上硅(soi)cmos电路实现了完全的介质隔离，并且pn结面积小，同时不存在体硅cmos技术中寄生的场区mos管和可控硅结构，因此，soicmos电路辐射产生的光电流比体硅cmos电路小近三个数量级，进而，soicmos电路在抗单粒子事件、抗瞬时辐射等方面具有突出优势，被广泛应用。然而，对于部分耗尽soi器件，电离辐射产生的氧化埋层电荷会引起背界面反型，从而影响器件性能，使得同等特征尺寸下soi器件的抗总剂量辐照能力反而不如体硅器件。

在现有技术中，一方面，可以通过在工艺上对这类soi器件的背沟道进行高掺杂以提高背栅阈值电压，从而提高背栅mos管对辐照导致阈值电压变化的承受能力；另一方面，可以采用busfet结构，在该结构中，mos管的源区尚未掺杂到硅膜的底部，虽然总剂量辐照同样会导致背界面反型，但是由于源在上方，从而阻止了背沟道的形成，使得氧化埋层中的辐照感生电荷对器件总体性能的不利影响降至极低水平。

然而，上述两种方式只能在一定程度上提高器件的抗总剂量能力，一旦工艺和结构确定其抗总剂量能力也就确定，无法动态调节抗总剂量能力。

技术实现要素：

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的soi器件及其制作方法。

本发明提供一种soi器件，包括衬底、氧化埋层、加热电阻、源极、栅极、漏极、导热层和隔离层；

所述氧化埋层位于所述衬底中；

所述加热电阻、所述源极、所述栅极、所述漏极和所述隔离层位于所述氧化埋层的上方；

所述隔离层环绕所述源极和所述漏极的外侧设置，且，所述隔离层和所述氧化埋层之间具有所述导热层；

所述加热电阻环绕所述隔离层的外侧设置，且，所述加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。

优选的，所述隔离层为超浅槽隔离。

优选的，所述氧化埋层的厚度为1nm-1um。

优选的，若所述soi器件的类型为nmos，则所述加热电阻为n阱电阻或n注入电阻。

优选的，若所述soi器件的类型为pmos，则所述加热电阻为p阱电阻或p注入电阻。

优选的，所述导热层的材料为硅。

优选的，所述导热层的厚度为1nm-1um。

本发明还提供一种soi器件的制作方法，应用于制作如前述实施例的soi器件，所述方法包括：

在衬底中形成氧化埋层；

在所述氧化埋层的上方制作源极、栅极和漏极；

在所述氧化埋层的上方且环绕所述源极和所述漏极的外侧制作隔离层，且，在所述隔离层与所述氧化埋层之间形成导热层；

在所述氧化埋层的上方且环绕所述隔离层的外侧制作加热电阻，其中，所述加热电阻具有用于施加电压的第一电阻端口和第二电阻端口。

根据本发明的soi器件及其制作方法，该soi器件包括衬底、氧化埋层、加热电阻、源极、栅极、漏极、导热层和隔离层，氧化埋层位于衬底中，加热电阻、源极、栅极、漏极和隔离层位于氧化埋层的上方，隔离层环绕源极和漏极的外侧设置，且，隔离层和氧化埋层之间具有导热层，加热电阻环绕隔离层的外侧设置，且，加热电阻具有用于施加电压的第一电阻端口和第二电阻端口，通过在soi器件中设置加热电阻，利用加热电阻能够实现对器件的加热，提高soi器件的温度，以改善soi器件的抗总剂量性能，同时，由于施加在加热电阻上的电压可以动态调节，进而通过动态调节加热电阻上的电压还能够实现动态地对soi器件的抗总剂量能力进行调节的技术效果，改善soi器件的抗总剂量性能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：

图1示出了本发明实施例中soi器件的俯视图；

图2示出了本发明实施例中图1在a-a’处的截面图；

图3示出了本发明实施例中soi器件制作方法的流程图。

其中，1为衬底，2为氧化埋层，3为源极，4为栅极，5为漏极，6为隔离层，7为加热电阻，8为导热层，71为第一电阻端口，72为第二电阻端口。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本发明实施例提供一种soi器件，该soi器件如图1和图2所示，包括衬底1、氧化埋层2、加热电阻7、源极3、栅极4、漏极5、导热层8和隔离层6。

对于氧化埋层2而言，氧化埋层2位于衬底1中，氧化埋层2为box(buriedoxide)层。氧化埋层2的作用是在电学上对衬底1和加热电阻7进行隔离，以防止加热电阻7被施加电压后对衬底1造成影响，进而影响整个芯片上的器件。氧化埋层2可以选用现有技术中任一氧化埋层2所应用的材料制作形成。若氧化埋层2的厚度过厚将会影响热量的传递，若氧化埋层2的厚度过薄则会使得加热电阻7上电压影响硅膜电场分布，因此，在本发明实施例中，优选的，氧化埋层2的厚度为1nm-1um，例如，氧化埋层2的厚度可以为50nm、100nm、500nm或700nm，通过选用具有上述厚度范围的氧化埋层2能够在保证热量传递的同时保证施加在加热电阻7上的电压不会对器件造成影响。

在本发明实施例中，加热电阻7、源极3、栅极4、漏极5和隔离层6位于氧化埋层2的上方。隔离层6环绕源极3和漏极5的外侧设置，且，隔离层6和氧化埋层2之间具有导热层8，加热电阻7环绕隔离层6的外侧设置，且，加热电阻7具有用于施加电压的第一电阻端口71和第二电阻端口72。

具体来讲，在氧化埋层2上制作源极3、栅极4和漏极5，源极3、栅极4和漏极5的制作方法属于现有技术，本申请不作限定。

具体来讲，隔离层6与氧化埋层2之间存在间隔，该间隔即为导热层8。利用导热层8作为导热通道能够将加热电阻7的热量迅速传递给器件。导热层8的材料为硅。导热层8的厚度为1nm-1um。在实际制作过程中，通过在氧化埋层2上方的硅材料中以预设间隔制作隔离层6，从而隔离层6与氧化埋层2之间的间隔即为导热层8，隔离层6向上延伸至器件表面。隔离层6用于隔离器件，隔离层6为超浅槽隔离(veryshallowtrenchisolation，vsti)，vsti是sti的一种，通常来说，sti会隔离至接触到氧化埋层2，而vsti不会隔离至接触到氧化埋层2，从而vsti与氧化埋层2之间存在间隔层，vsti的厚度可以根据氧化埋层2表面与器件表面之间的距离以及导热层8的厚度来共同确定，vsti和sti属于同一工艺，只是在刻蚀槽的时候通过刻蚀时间来控制槽的厚度。根据图1可知，隔离层6环绕在源极3和漏极5所组成的结构的外侧设置。

具体来讲，加热电阻7制作在氧化埋层2的上表面延伸至器件的表面，且，根据图1可知，加热电阻7环绕在隔离层6的外侧设置，隔离层6的内侧为源极3和漏极5，并且，环绕设置的加热电阻7存在一缺口，该缺口使得加热电阻7具有两个电阻端口，分别为第一电阻端口71和第二电阻端口72，在一种具体的实施方式中，该缺口位于靠近漏极5的一侧。

在本发明实施例中，通过对加热电阻7施加电压，使得加热电阻7发热，进而使得加热电阻7对器件进行加热，能够实现动态地对soi器件的抗总剂量能力进行调节的技术效果，改善soi器件的抗总剂量性能。在调节时，可以根据辐照剂量的大小，在soi器件工作时间或工作间隙，在加热电阻7的两个端口上施加电压，其中，辐照总剂量越大、器件退化越大，则需要施加在加热电阻7上的电压越大、施加电压的时间越长。

进一步来讲，由于在对器件加热时，不能对器件的性能产生除温度上升以外的其它影响，也就是说加热电阻7与soi器件之间只能有热交换，不能产生电流，因此对加热电阻7的种类必须加以限制，加热电阻7的材料与soi器件的类型相对应：

若soi器件的类型为nmos，则加热电阻7为n阱电阻或n注入电阻。n阱电阻和n注入电阻的方阻值不同，n注入电阻的方阻小，加热时需要施加的电压小,n阱电阻的方阻大，加热时需要施加的电压大。加热时，一个电阻端口施加电压，一个端口接地，确保加热电阻7和p阱之间不存在电流，不影响soi器件特性。

若soi器件的类型为pmos，则加热电阻7为p阱电阻或p注入电阻。p阱电阻和p注入电阻的方阻值不同，p注入电阻的方阻小，加热时需要施加的电压小,p阱电阻的方阻大，加热时需要施加的电压大。加热时，一个电阻端口施加电压，一个端口接地，确保加热电阻7和n阱之间不存在电流，不影响soi器件特性。

在本发明中，soi器件在总剂量辐照后将会产生氧化物陷阱电荷和界面态电荷，由于利用加热电阻7实现对器件的加热，可以提高soi器件的温度，通过提高soi器件温度进行退火的方式能够改善soi器件的抗总剂量性能，同时，由于施加在加热电阻7上的电压可以动态调节，进而通过动态调节加热电阻7上的电压还能够实现动态地对soi器件的抗总剂量能力进行调节的技术效果，改善soi器件的抗总剂量性能。

需要说明的是，在本发明实施例中，加热电阻7在mos器件一周，不过为了在电学上与mos器件隔离，需要在加热电阻7与mos器件之间有隔离层6，并且，导热层8主要用于将热量传递给mos器件的源极3、漏极5和体区，体区为源极3和漏极5之间的区域。

基于同一发明构思，本发明实施例还提供一种前述soi器件的制作方法，该方法如图3所示，包括：

步骤301：在衬底1中形成氧化埋层2；

步骤302：在氧化埋层2的上方制作源极3、栅极4和漏极5；

步骤303：在氧化埋层2的上方且环绕源极3和漏极5的外侧制作隔离层6，且，在隔离层6与氧化埋层2之间形成导热层8；

步骤304：在氧化埋层2的上方且环绕隔离层6的外侧制作加热电阻7，其中，加热电阻7具有用于施加电压的第一电阻端口71和第二电阻端口72。

需要说明的是，在本发明实施例中，对于氧化埋层2的形成方法、加热电阻7的形成方法、源极3的形成方法、栅极4的形成方法、漏极5的形成方法、导热层8的形成方法和隔离层6的形成方法均属于现有技术，本申请不做限定。

总之，根据本发明的soi器件及其制作方法，该soi器件包括衬底、氧化埋层、加热电阻、源极、栅极、漏极、导热层和隔离层，氧化埋层位于衬底中，加热电阻、源极、栅极、漏极和隔离层位于氧化埋层的上方，隔离层环绕源极和漏极的外侧设置，且，隔离层和氧化埋层之间具有导热层，加热电阻环绕隔离层的外侧设置，且，加热电阻具有用于施加电压的第一电阻端口和第二电阻端口，通过在soi器件中设置加热电阻，利用加热电阻能够实现对器件的加热，提高soi器件的温度，以改善soi器件的抗总剂量性能，同时，由于施加在加热电阻上的电压可以动态调节，进而通过动态调节加热电阻上的电压还能够实现动态地对soi器件的抗总剂量能力进行调节的技术效果，改善soi器件的抗总剂量性能。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。