显示装置的制作方法

本公开的示例性实施例涉及显示装置，并且更具体地，涉及包括其中两条数据线被布置在一个像素中的结构的显示装置。

背景技术：

由于有机发光二极管(oled)显示设备不需要额外的光源，因此与液晶显示(lcd)设备相比，oled显示设备具有自发射特性以及减小的厚度及重量。而且，oled显示设备表现出诸如低功耗、高亮度及快响应速度等优异的特性。当显示设备具有高分辨率时，用于对一行进行驱动的线时间减少，并且对驱动晶体管的阈值电压进行补偿所花费的时间减少。

技术实现要素：

本公开的示例性实施例包括一种能够在克服显示装置的空间限制的同时确保用于补偿阈值电压的足够时间量以及用于存储数据信号的足够时间量的像素结构。

根据本公开的示例性实施例，显示装置包括第一晶体管、第一数据线、第二数据线、驱动电压线和第一绝缘层。第一晶体管包括第一半导体层和第一栅电极。第一半导体层包括源区和漏区。第一数据线设置在第一晶体管的左侧，并且第二数据线设置在第一晶体管的右侧。驱动电压线至少部分地与第一数据线和第二数据线重叠。第一绝缘层设置在第一数据线与驱动电压线之间以及第二数据线与驱动电压线之间。

在示例性实施例中，第一绝缘层包括有机材料。

在示例性实施例中，驱动电压线包括与第一数据线重叠的第一区域、与第二数据线重叠的第二区域、以及在第一数据线与第二数据线之间将第一区域与第二区域连接的第三区域。

在示例性实施例中，显示装置还包括：电容器，与第一晶体管重叠并且设置在第一数据线与第二数据线之间。

在示例性实施例中，电容器包括下电极和上电极，并且下电极是第一晶体管的第一栅电极的至少一部分。

在示例性实施例中，电容器的上电极电连接到驱动电压线。

在示例性实施例中，电容器的上电极设置在驱动电压线之下。

在示例性实施例中，显示装置还包括：第二绝缘层，设置在第一数据线和第二数据线的上表面上；以及发光器件，设置在第二绝缘层的上表面上。

在示例性实施例中，第二绝缘层包括有机材料。

在示例性实施例中，第一数据线、第二数据线和驱动电压线包括相同的材料。

在示例性实施例中，第一数据线和第二数据线包括与包括在驱动电压线中的材料不同的材料。

在示例性实施例中，显示装置还包括：第二晶体管，包括第二半导体层和第二栅电极，其中第二半导体层包括源区和漏区；连接电极，与第二半导体层相邻设置；以及屏蔽构件，至少部分地与连接电极以及第二半导体层的源区和漏区中的至少一个重叠。第二半导体层的源区或漏区电连接到第一晶体管的第一栅电极。

在示例性实施例中，屏蔽构件电连接到驱动电压线。

在示例性实施例中，屏蔽构件设置在第二半导体层与连接电极之间，并且多个绝缘层设置在第二半导体层与屏蔽构件之间以及连接电极与屏蔽构件之间。

根据本公开的示例性实施例，显示装置包括：半导体层；第一绝缘层，设置在半导体层上；导电层，设置在第一绝缘层上；第二绝缘层，设置在导电层上；第一电源线，在第二绝缘层上沿第一方向延伸；第三绝缘层，设置在第一电源线上；第二电源线，在第三绝缘层上沿第二方向延伸，其中第二方向与第一方向不同；第四绝缘层，设置在第二电源线上；以及第一数据线和第二数据线，设置在第四绝缘层上。第一数据线和第二数据线彼此间隔开。第二电源线与第一电源线电接触，并且第二电源线至少部分地与第一数据线和第二数据线中的至少一个重叠。

在示例性实施例中，显示装置还包括：连接电极和屏蔽构件。连接电极与半导体层的一部分相邻设置，并且与第二电源线设置在同一层上。屏蔽构件与第二电源线的至少一部分以及半导体层重叠，并且与第一电源线设置在同一层上。

在示例性实施例中，屏蔽构件电连接到第二电源线。

在示例性实施例中，第四绝缘层包括有机材料。

在示例性实施例中，显示装置还包括：第五绝缘层，设置在第一数据线和第二数据线上；以及发光器件，设置在第五绝缘层上。

在示例性实施例中，第五绝缘层包括有机材料。

附图说明

通过参考附图来详细地描述本公开的示例性实施例，本公开的上述以及其他特征将变得更加明显，其中：

图1是根据本公开的示例性实施例的显示装置的示意图。

图2是根据本公开的示例性实施例的像素的等效电路图。

图3是根据本公开的示例性实施例的像素布置的示意图。

图4是示意性地示出图2和图3的像素中的晶体管与电容器的位置的图。

图5是沿着图4的线i-i'截取的像素的截面图。

图6是沿着图4的线ii-ii'截取的像素的截面图。

图7是沿着图4的线iii-iii'截取的像素的截面图。

图8是图4的屏蔽构件的放大图。

图9是示出图4的像素中的数据线与驱动电压线的布置之间的关系的示意图。

图10是根据本公开的示例性实施例的像素布置的示意图。

图11是示意性地示出图2和图10的像素中的晶体管与电容器的位置的图。

图12是示出图11的像素中的数据线与驱动电压线的布置之间的关系的示意图。

具体实施方式

以下将参考附图来更全面地描述本公开的示例性实施例。在整个附图中，相同的附图标记可以指代相同的元件。

将会理解，术语“第一”、“第二”、“第三”等在本文中被用于将一个元件与另一个元件区分开，并且这些元件不受这些术语的限制。因此，一个示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。另外，如本文所使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另有明确指示。

将会理解，当层、区域或部件被称为“形成在”另一层、区域或部件“上”或“下”时，它可以直接或间接地形成在另一层、区域或部件上或下。也就是说，例如，可以存在中间层、区域或部件。

在本说明书中，诸如“对应”或“以对应”等术语可以表示布置在同一列或行中或连接。例如，当第一构件连接到多个第二构件中的“对应”第二构件时，其表示第一构件连接到与第一构件布置在同一列或同一行中的第二构件。

图1是根据本发明的示例性实施例的显示装置10的示意图。

参考图1，在示例性实施例中，显示装置10包括：像素部分100、数据驱动器130、扫描驱动器150以及控制器170。显示装置10可以是例如有机发光二极管(oled)显示装置。然而，显示装置10不限于此。

像素部分100包括：多条扫描线sl1至sln、多条数据线dl11至dl2m、多条发光控制线el1至eln以及多个像素px。

多条扫描线sl1至sln按行布置，并且每条扫描线传输扫描信号。如图2所示，在示例性实施例中，连接到每个像素px的扫描线包括：施加第一扫描信号gi的第一扫描线131、施加第二扫描信号gw的第二扫描线133以及施加第三扫描信号gb的第三扫描线135。

多条数据线dl11至dl2m按列布置，并且数据线dl11至dl2m分别传输数据信号。如图3所示，在示例性实施例中，两条数据线布置在一列中。每列中的两条数据线包括：连接到奇数行的像素px的第一数据线dl1以及连接到偶数行的像素px的第二数据线dl2。布置在一列中的第一数据线dl1和第二数据线dl2交替地连接到位于同一列中的像素px。

多条扫描线sl1至sln和多条数据线dl11至dl2m被布置为矩阵，并且像素px布置在多条扫描线sl1至sln和多条数据线dl11至dl2m的交叉部分处。像素px可以包括发射彼此不同颜色的光的第一像素、第二像素和第三像素。例如，在示例性实施例中，第一像素是发射红光的红色像素，第二像素是发射蓝光的蓝色像素，并且第三像素是发射绿光的绿色像素。第一像素、第二像素和第三像素可以根据预定规则来布置。例如，在示例性实施例中，第一像素和第二像素可以在一列中交替地布置，并且第三像素可以布置在与其中布置有第一像素和第二像素的列相邻的列中。

发光控制线el1至eln分别传输发光控制信号。第一电源电压elvdd和第二电源电压elvss被施加到像素部分100中的像素px中的每个。在示例性实施例中，第二电源电压elvss的电压电平低于第一电源电压elvdd的电压电平。

数据驱动器130连接到多条数据线dl11到dl2m。数据驱动器130响应于从控制器170接收到的控制信号，将图像数据转换为电压或电流类型的数据信号。数据驱动器130将数据信号施加到多条数据线dl11到dl2m。

响应于接收到来自控制器170的控制信号，数据驱动器130在第一水平时段期间将数据信号顺序地供应给第一数据线dl11至dl1m，并且在第二水平时段期间将数据信号顺序地供应给第二数据线dl21至dl2m。第二水平时段可以等于第一水平时段。例如，第二扫描信号gw可以被同时地供应给奇数行和偶数行中的一对像素，并且数据驱动器130可以在上述时段期间将数据信号供应给第一数据线dl1和第二数据线dl2。也就是说，根据示例性实施例，两条数据线布置在一个像素中，并且第二扫描信号gw被同时地供应给奇数行和偶数行中的一对像素，从而增加了第二扫描信号gw的供应时间。因此，根据本公开的示例性实施例，提供了用于补偿阈值电压以及存储数据信号的足够时间量，并且可以改善图像质量特性。

扫描驱动器150连接到多条扫描线sl1至sln，并且响应于来自控制器170的控制信号而生成扫描信号，以将扫描信号供应给扫描线sl1至sln。另外，扫描驱动器150连接到多条发光控制线el1到eln，并且响应于来自控制器170的控制信号而生成发光控制信号，以将发光控制信号供应给发光控制线el1至eln。在参考图1所示的示例性实施例中，扫描驱动器150生成发光控制信号并将发光控制信号施加到像素部分100。然而，本公开的示例性实施例不限于此。例如，在示例性实施例中，可以利用附加的发光控制驱动器来生成发光控制信号并将发光控制信号施加到像素部分100。

控制器170响应于从外部供应的同步信号而生成多个控制信号。控制器170将用于对数据驱动器130进行控制的控制信号输出到数据驱动器130，并且将用于对扫描驱动器150进行控制的控制信号输出到扫描驱动器150。在示例性实施例中，控制器170对控制信号的供应进行控制，使得数据信号以一对行(例如，相邻的奇数行和偶数行)为单位来供应。

图2是根据本公开的示例性实施例的像素px的等效电路图。

参考图2，在示例性实施例中，像素px包括：像素电路，包括第一晶体管t1至第七晶体管t7及电容器cst；以及发光器件，连接到像素电路。发光器件可以是例如有机发光二极管oled。

像素px包括：信号线131、133、135、137和161、连接到信号线131、133、135、137和161的第一晶体管t1至第七晶体管t7、电容器cst、初始化电压线141、驱动电压线151以及有机发光二极管oled。

像素px连接到：将第一扫描信号gi传输到第四晶体管t4的第一扫描线131、将第二扫描信号gw传输到第二晶体管t2和第三晶体管t3的第二扫描线133、将第三扫描信号gb传输到第七晶体管t7的第三扫描线135、将发光控制信号em传输到第五晶体管t5和第六晶体管t6的发光控制线137、传输数据信号data的数据线161、传输第一电源电压elvdd的驱动电压线151以及传输对第一晶体管t1进行初始化的初始化电压vint的初始化电压线141。数据线161可以是例如第一(奇数)数据线dl1或第二(偶数)数据线dl2(参见图3)。

第一晶体管t1包括：与电容器cst的下电极cst1连接的栅电极g1、经由第五晶体管t5连接到驱动电压线151的第一电极s1、以及经由第六晶体管t6电连接到有机发光二极管oled的第一电极的第二电极d1。第一晶体管t1用作驱动晶体管，并且根据第二晶体管t2的开关操作接收数据信号以向有机发光二极管oled供应电流。

第二晶体管t2包括：连接到第二扫描线133的栅电极g2、连接到数据线161的第一电极s2、以及连接到第一晶体管t1的第一电极s1的第二电极d2。第二晶体管t2根据通过第二扫描线133传输的第二扫描信号gw而导通，以执行开关操作，以便将通过数据线161传输的数据信号传输到第一晶体管t1的第一电极s1。

第三晶体管t3包括：连接到第二扫描线133的栅电极g3、连接到第一晶体管t1的第二电极d1的第二电极d3、以及连接到电容器cst的下电极cst1、第四晶体管t4的第二电极d4及第一晶体管t1的栅电极g1的第一电极s3。第三晶体管t3根据通过第二扫描线133传输的第二扫描信号gw而导通，以执行第一晶体管t1的二极管连接。

第四晶体管t4包括：连接到第一扫描线131的栅电极g4、连接到初始化电压线141的第一电极s4、以及连接到电容器cst的下电极cst1、第三晶体管t3的第一电极s3及第一晶体管t1的栅电极g1的第二电极d4。第四晶体管t4根据通过第一扫描线131传输的第一扫描信号gi而导通，以通过将初始化电压vint传输到第一晶体管t1的栅电极g1来执行初始化操作，以便对第一晶体管t1的栅极电压进行初始化。

第五晶体管t5包括：连接到发光控制线137的栅电极g5、连接到驱动电压线151的第一电极s5、以及连接到第一晶体管t1的第一电极s1及第二晶体管t2的第二电极d2的第二电极d5。

第六晶体管t6包括：连接到发光控制线137的栅电极g6、连接到第一晶体管t1的第二电极d1及第三晶体管t3的第二电极d3的第一电极s6、以及连接到有机发光二极管oled的第一电极的第二电极d6。

第五晶体管t5和第六晶体管t6根据通过发光控制线137传输的发光控制信号em而同时导通，以使电流流过有机发光二极管oled。在图2中，流过有机发光二极管oled的电流被称为ioled。

第七晶体管t7包括：连接到第三扫描线135的栅电极g7、连接到初始化电压线141的第一电极s7、以及连接到第六晶体管t6的第二电极d6及有机发光二极管oled的第一电极的第二电极d7。第七晶体管t7根据通过第三扫描线135传输的第三扫描信号gb而导通，以通过将初始化电压vint传输到有机发光二极管oled的第一电极来执行初始化操作，以便对有机发光二极管oled的第一电极处的电压进行初始化。

与第七晶体管t7的栅电极g7连接的第三扫描线135可以是下一行的第一扫描线131或当前行的第二扫描线133，并且第三扫描信号gb可以是下一行的第一扫描信号gi或当前行的第二扫描信号gw。

电容器cst包括下电极cst1和上电极cst2，下电极cst1连接到第一晶体管t1的栅电极g1、第三晶体管t3的第一电极s3及第四晶体管t4的第二电极d4，上电极cst2连接到驱动电压线151。

有机发光二极管oled包括：如上所述的第一电极、以及第二电极，以及设置在第一电极与第二电极之间的发射层。有机发光二极管oled的第二电极可以连接到供应第二电源电压elvss的电源。

在第一时段期间，通过第一扫描线131供应第一扫描信号gi以导通第四晶体管t4。当第四晶体管t4导通时，初始化电压vint被供应给第一晶体管t1的栅电极g1，并因此，第一晶体管t1的栅电极g1被初始化为初始化电压vint。

接下来，在第二时段中，通过第二扫描线133供应第二扫描信号gw，以导通第二晶体管t2和第三晶体管t3。当第三晶体管t3导通时，第一晶体管t1被二极管连接。当第一晶体管t1被二极管连接时，数据信号data和与第一晶体管t1的阈值电压相对应的电压被施加到第一晶体管t1的栅电极g1。当第二晶体管t2导通时，数据信号data从数据线161被传输到第一晶体管t1的第一电极s1。

而且，在第二时段中，通过第三扫描线135与第二扫描信号gw同时地供应第三扫描信号gb，以导通第七晶体管t7。当第七晶体管t7导通时，有机发光二极管oled的第一电极被初始化为初始化电压vint。

随后，在第三时段中，通过发光控制线137供应发光控制信号em，以导通第五晶体管t5和第六晶体管t6。然后，第一晶体管t1响应于被施加到第一晶体管t1的栅电极g1的电压，对经由有机发光二极管oled从第一电源电压elvdd流到第二电源电压elvss的电流量进行控制。这里，有机发光二极管oled响应于该电流量而产生预定亮度的光。

在示例性实施例中，第一扫描信号gi、第二扫描信号gw和第三扫描信号gb被同时地供应给相邻的奇数行和偶数行中的一对像素px。例如，在示例性实施例中，将第一扫描信号gi、第二扫描信号gw和第三扫描信号gb供应给第一行的像素的时序与将第一扫描信号gi、第二扫描信号gw和第三扫描信号gb供应给第二行的像素的时序彼此一致(例如，彼此同步)，并且将第一扫描信号gi、第二扫描信号gw和第三扫描信号gb供应给第三行的像素的时序与将第一扫描信号gi、第二扫描信号gw和第三扫描信号gb供应给第四行的像素的时序彼此一致(例如，彼此同步)。

图3是根据本公开的示例性实施例的像素布置的示意图。

图3示出了行k和列p中的像素(px(k，p))、行k和列p+1中的像素(px(k，p+1))、行k+1和列p中的像素(px(k+1，p))、以及行k+1和列p+1中的像素(px(k+1，p+1))。这里，k和p分别是奇数。

参考图3，在示例性实施例中，在每列中与奇数行的扫描线slk相连接的像素px和与偶数行的扫描线slk+1相连接的像素px的像素电路彼此对称。例如，在示例性实施例中，第一晶体管t1至第七晶体管t7在像素(px(k，p))中和在像素(px(k+1，p))中沿横向方向相对布置，并且第一晶体管t1至第七晶体管t7在像素(px(k，p+1))中和在像素(px(k+1，p+1))中沿横向方向相对布置。然而，第一晶体管t1至第七晶体管t7和电容器cst之间的连接关系是等同的。

在示例性实施例中，在每列中，第一数据线dl1和第二数据线dl2彼此分开布置。在示例性实施例中，两个相邻列的第一数据线dl1和第二数据线dl2彼此相邻。

图4是示意性地示出根据本公开的示例性实施例的图2和图3的像素中的晶体管和电容器的位置的图。图5是沿着图4的线i-i'截取的截面图。图6是沿着图4的线ii-ii'截取的截面图。图7是沿着图4的线iii-iii'截取的截面图。图8是图4的屏蔽构件的放大图。在下文中，将一起参考图4至图7来提供描述。图5至图7示出了基于第一晶体管t1和电容器cst的结构，并且为了便于解释，可以省略先前示出并描述的一些部件。

参考图4，在示例性实施例中，显示装置的像素px包括：沿着第一方向延伸的多条布线、以及沿着与第一方向交叉的第二方向延伸的多条布线。第一扫描线131、第二扫描线133、第三扫描线135、发光控制线137和初始化电压线141沿着第一方向延伸。数据线161和驱动电压线151沿着第二方向延伸。

在示例性实施例中，第一晶体管t1至第七晶体管t7中的每一个均为薄膜晶体管，该薄膜晶体管包括：包含源区、漏区和设置在源区与漏区之间的沟道区的半导体层、以及布置在与沟道区相对应的位置处以与半导体层绝缘的栅电极。

根据晶体管的类型(p型或n型)和/或操作条件，图2的第一电极s1至s7和第二电极d1至d7可以是源区或漏区。在下文中，为了便于描述，将图2中所示的晶体管的第一电极和第二电极表示为晶体管的源区和漏区。然而，本公开的示例性实施例不限于此。例如，在示例性实施例中，图4至图7中所示的晶体管的源区和漏区可以被调换。例如，在示例性实施例中，考虑到第四晶体管t4以及连接到第四晶体管t4的其他晶体管的类型和/或操作条件，第四晶体管t4的源区也可以被解释为第四晶体管t4的漏区。

缓冲层111设置在基板110上，并且第一晶体管t1至第七晶体管t7的半导体层布置在缓冲层111上。

基板110可以包括例如玻璃材料、陶瓷材料、金属材料、塑料材料或者柔性或可弯曲材料。基板110可以具有上述材料的单层或多层结构，并且多层结构还可以包括无机层。在示例性实施例中，基板110具有包括有机材料/无机材料/有机材料的结构。

在示例性实施例中，缓冲层111可以包括诸如例如氧化硅(siox)的氧化物层和/或诸如例如氮化硅(sinx)的氮化物层。在示例性实施例中，可以省略缓冲层111。

第一晶体管t1至第七晶体管t7的半导体层布置在同一层，并且可以包括彼此相同的材料。例如，半导体层可以包括多晶硅。第一晶体管t1至第七晶体管t7的半导体层可以彼此连接，并且可以以各种形状弯曲。第一晶体管t1至第七晶体管t7中的每一个的半导体层可以包括沟道区，并且源区和漏区设置在沟道区的相对侧。在半导体层中，可以对沟道区执行第一掺杂操作，并且可以通过将栅电极用作掩模来对源区和漏区执行第二掺杂操作。在示例性实施例中，可以省略第一掺杂操作。

第一绝缘层112布置在第一晶体管t1至第七晶体管t7的半导体层上，并且第一晶体管t1至第七晶体管t7的栅电极g1至g7布置在第一绝缘层112上。在与第一晶体管t1至第七晶体管t7的栅电极g1至g7同一层上，包括与栅电极g1至g7的材料相同的材料的第一扫描线131、第二扫描线133、第三扫描线135和发光控制线137沿着第一方向延伸布置。

第一绝缘层112可以包括含有氧化物或氮化物的无机材料。例如，第一绝缘层112可以包括绝缘材料，例如氧化硅(sio2)、氮化硅(sinx)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。

栅电极g1至g7可以各自包括例如钼(mo)、铜(cu)、钛(ti)等，并且可以包括单层结构或多层结构。

如图6所示，在示例性实施例中，第一晶体管t1的半导体层包括源区s1、漏区d1以及设置在源区s1与漏区d1之间的沟道区c1。第一晶体管t1的栅电极g1与沟道区c1重叠。由于第一晶体管t1的半导体层是弯曲的，因此沟道区c1可以是细长的，并因此，可以增加被施加到第一晶体管t1的栅电极g1的栅极电压的驱动范围。第一晶体管t1的半导体层可以具有各种形状，诸如例如“ㄈ”、“s”、“m”、“w”等。第一晶体管t1的栅电极g1为岛型，并且与第一晶体管t1的半导体层重叠，其中第一绝缘层112被设置于栅电极g1与半导体层之间。

类似于如上所述的第一晶体管t1，晶体管t2至t7中的每一个均包括源区、漏区和沟道区。晶体管的源区和漏区可以被统称为半导体层。例如，参考图6，其中形成有源区s1和漏区d1的层可以被称为第一晶体管t1的第一半导体层。

第一晶体管t1的栅电极g1经由连接电极153电连接到第四晶体管t4的漏区d4。连接电极153设置在第三绝缘层114上，并且可以经由接触孔ch1和接触孔ch2而分别与第一晶体管t1的栅电极g1和第四晶体管t4的漏区d4相接触。接触孔ch1设置在第二绝缘层113和第三绝缘层114中，并且部分地将第一晶体管t1的栅电极g1暴露。接触孔ch2设置在第一至第三绝缘层112、113和114中，并且部分地将第四晶体管t4的漏区d4暴露。

在示例性实施例中，第二晶体管t2的半导体层包括源区s2、漏区d2以及设置在源区s2与漏区d2之间的沟道区。第二晶体管t2的栅电极g2与第二晶体管t2的沟道区重叠，并且被设置为第二扫描线133的一部分。第二晶体管t2的源区s2经由连接电极155电连接到第一数据线161(dl1)。在示例性实施例中，连接电极155设置在第三绝缘层114上，并且分别经由接触孔ch3和接触孔ch4而与第二晶体管t2的源区s2和第一数据线161(dl1)相接触。接触孔ch3设置在第一至第三绝缘层112、113和114中，并且部分地将第二晶体管t2的源区s2暴露。接触孔ch4设置在连接电极155上的第四绝缘层115中，并且部分地将连接电极155的上表面暴露。在示例性实施例中，第一数据线161(dl1)设置在第四绝缘层115上，并且经由接触孔ch4而与连接电极155相接触。第二晶体管t2的漏区d2连接到第一晶体管t1的源区s1。

在示例性实施例中，第三晶体管t3的半导体层包括源区s3、漏区d3以及设置在源区s3与漏区d3之间的沟道区。第三晶体管t3的栅电极g3与第三晶体管t3的沟道区重叠，并且被设置为第二扫描线133的一部分。第三晶体管t3的栅电极g3可以是例如在同一层中彼此相邻布置的双栅电极，并且可以具有其中两个第三子晶体管被串联连接的结构。因此，可以防止或减少产生来自第三晶体管t3的漏电流。

在示例性实施例中，第三晶体管t3的源区s3经由连接电极153电连接到第一晶体管t1的栅电极g1。连接电极153设置在第三绝缘层114上，并且可以分别经由接触孔ch1和接触孔ch2而与第一晶体管t1的栅电极g1和第三晶体管t3的源区s3相接触。第三晶体管t3的漏区d3电连接到第一晶体管t1的漏区d1。

在示例性实施例中，第四晶体管t4的半导体层包括源区s4、漏区d4以及设置在源区s4与漏区d4之间的沟道区。第四晶体管t4的栅电极g4与第四晶体管t4的沟道区重叠，并且被设置为第一扫描线131的一部分。第四晶体管t4的栅电极g4可以是例如在同一层中彼此相邻布置的双栅电极，并且可以具有其中两个第四子晶体管被串联连接的结构。因此，可以防止或减少产生来自第四晶体管t4的漏电流。

在示例性实施例中，第四晶体管t4的源区s4经由连接电极157电连接到初始化电压线141。在示例性实施例中，连接电极157设置在第三绝缘层114上，并且分别经由接触孔ch5和接触孔ch6而与第四晶体管t4的源区s4和初始化电压线141相接触。在示例性实施例中，接触孔ch5设置在第一至第三绝缘层112、113和114中，并且部分地将第四晶体管t4的源区s4暴露。在示例性实施例中，接触孔ch6设置在第三绝缘层114中，并且部分地将第二绝缘层113上的初始化电压线141暴露。在示例性实施例中，第四晶体管t4的漏区d4经由连接电极153电连接到第一晶体管t1的栅电极g1。在示例性实施例中，连接电极153设置在第三绝缘层114上，并且经由接触孔ch1和接触孔ch2而与第一晶体管t1的栅电极g1和第四晶体管t4的漏区d4相接触。而且，第四晶体管t4的漏区d4连接到第三晶体管t3的源区s3。

在示例性实施例中，第五晶体管t5的半导体层包括源区s5、漏区d5以及设置在源区s5与漏区d5之间的沟道区。第五晶体管t5的栅电极g5与第五晶体管t5的沟道区重叠，并且被设置为发光控制线137的一部分。第五晶体管t5的源区s5电连接到驱动电压线151。驱动电压线151设置在第三绝缘层114上，并且经由接触孔ch7电连接到第五晶体管t5的源区s5。在示例性实施例中，接触孔ch7设置在第一至第三绝缘层112、113和114中，并且部分地将第五晶体管t5的源区s5暴露。第五晶体管t5的漏区d5连接到第一晶体管t1的源区s1。

在示例性实施例中，第六晶体管t6的半导体层包括源区s6、漏区d6以及设置在源区s6与漏区d6之间的沟道区。第六晶体管t6的栅电极g6与第六晶体管t6的沟道区重叠，并且被设置为发光控制线137的一部分。第六晶体管t6的源区s6连接到第一晶体管t1的漏区d1。第六晶体管t6的漏区d6经由连接电极159电连接到有机发光二极管oled的第一电极310。连接电极159设置在第三绝缘层114上，并且可以分别经由接触孔ch8和第一通孔via1连接到第六晶体管t6的漏区d6和有机发光二极管oled的第一电极310。在示例性实施例中，接触孔ch8设置在第一至第三绝缘层112至114中，并且部分地将第六晶体管t6的漏区d6暴露。在示例性实施例中，第一通孔via1设置在第四绝缘层115中，并且部分地将连接电极159暴露。连接电极163布置在第四绝缘层115上，并且连接电极163经由第一通孔via1而与连接电极159相接触。在示例性实施例中，部分地将连接电极163的一部分暴露的第二通孔via2设置在连接电极163上的第五绝缘层116中。在示例性实施例中，有机发光二极管oled的第一电极310经由第二通孔via2而与连接电极163相接触。

如图6所示，在示例性实施例中，第五绝缘层116设置在第一数据线161(dl1)以及第二数据线161(dl2)的上表面上，并且oled设置在第五绝缘层116的上表面上。

在示例性实施例中，第七晶体管t7的半导体层包括源区s7、漏区d7以及设置在源区s7与漏区d7之间的沟道区。第七晶体管t7的栅电极g7与第七晶体管t7的沟道区重叠，并且被设置为第三扫描线135的一部分。第七晶体管t7的源区s7电连接到第四晶体管t4的源区s4。第七晶体管t7的漏区d7电连接到第六晶体管t6的漏区d6。第七晶体管t7的漏区d7经由连接电极159电连接到有机发光二极管oled的第一电极310。

第二绝缘层113布置在第一晶体管t1至第七晶体管t7的栅电极g1至g7上。电容器cst的上电极cst2布置在第二绝缘层113上。包括和电容器cst的上电极cst2的材料相同的材料的初始化电压线141与电容器cst的上电极cst2布置在同一层上，沿着第一方向延伸。而且，屏蔽构件143与电容器cst的上电极cst2布置在同一层上。屏蔽构件143包括与电容器cst的上电极cst2的材料相同的材料。

第二绝缘层113可以包括例如包含上述氧化物或氮化物的无机材料。电容器cst的上电极cst2可以包括例如钼(mo)、铜(cu)、铝(al)、钛(ti)等，并且可以包括例如单层结构或多层结构。

电容器cst与第一晶体管t1重叠。电容器cst包括下电极cst1和上电极cst2。电容器cst的下电极cst1是第一晶体管t1的栅电极g1。例如，在示例性实施例中，电容器cst的下电极cst1和第一晶体管t1的栅电极g1彼此成为一体。电容器cst的下电极cst1与相邻像素间隔开并具有正方形形状，并且与第一扫描线131、第二扫描线133、第三扫描线135和发光控制线137的层布置在同一层上。在示例性实施例中，电容器cst的下电极cst1、第一扫描线131、第二扫描线133、第三扫描线135和发光控制线137由相同的材料来形成。电容器cst的上电极cst2完全覆盖下电极cst1，并且与电容器cst的下电极cst1重叠，其中第二绝缘层113被设置于上电极cst2与下电极cst1之间。这里，第二绝缘层113可以用作电容器cst的介电层。在示例性实施例中，电容器cst的上电极cst2包括开口sop。开口sop通过在与部分地将下电极cst1暴露的接触孔ch1相对应的位置处部分地去除上电极cst2来获得。开口sop可以具有闭合曲线形状。在示例性实施例中，连接电极153经由布置在开口sop中的接触孔ch1连接到下电极cst1。在示例性实施例中，上电极cst2经由接触孔ch9电连接到驱动电压线151，该接触孔ch9可以设置在第三绝缘层114中。

参考图8，在示例性实施例中，屏蔽构件143经由接触孔ch10电连接到驱动电压线151。在示例性实施例中，屏蔽构件143被布置为至少部分地与其下的半导体层以及其上的驱动电压线151和连接电极153相重叠。

在示例性实施例中，如在图7和图8中的区域x中所示，屏蔽构件143布置在其中布置有第三晶体管t3的源区s3和漏区d3中的一个(图4中的源区s3)的层与其中布置有驱动电压线151的层之间的层上，以防止由于第三晶体管t3的源区s3和驱动电压线151而产生寄生电容。因此，可以防止第一晶体管t1的与第三晶体管t3的源区s3相连接的栅电极g1处的电压波动。

在示例性实施例中，如在图7和图8中的区域y中所示，屏蔽构件143布置在其中布置有第四晶体管t4的源区s4和漏区d4中的一个(图4的漏区d4)的层与其中布置有连接电极155的层之间的层上，以防止由于第四晶体管t4的漏区d4和连接电极155而产生寄生电容。因此，可以防止第一晶体管t1的与第四晶体管t4的漏区d4相连接的栅电极g1处的电压波动。

第三绝缘层114布置在电容器cst的上电极cst2和屏蔽构件143上。驱动电压线151和连接电极153、155、157和159可以布置在第三绝缘层114上。

第三绝缘层114可以包括例如如上所述的无机材料。

驱动电压线151和连接电极153、155、157和159可以包括具有高导电率的材料，诸如例如金属、导电氧化物等。例如，驱动电压线151和连接电极153、155、157和159可以具有包括al、cu、ti等的单层结构或多层结构。在示例性实施例中，驱动电压线151和连接电极153、155、157和159可以具有三层结构，其中例如顺序地布置有ti、al和ti(ti/al/ti)。

在示例性实施例中，第四绝缘层115布置在驱动电压线151和连接电极153、155、157和159上，并且第一数据线161(dl1)、第二数据线161(dl2)和连接电极163设置在第四绝缘层115上。

第四绝缘层115可以包括有机材料，诸如例如丙烯酸树脂、苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)等。可替代地，第四绝缘层115可以包括如上所述的无机材料。第四绝缘层115的厚度可以大于布置在其下层上的布线的厚度，从而减小布置在第四绝缘层115的上层上的布线(例如，数据线)与布置在第四绝缘层115的下层上的布线(例如，驱动电压线)之间的寄生电容。

第一数据线161(dl1)、第二数据线161(dl2)和连接电极163可以包括具有高导电率的材料，诸如例如金属、导电氧化物等。例如，第一数据线161(dl1)、第二数据线161(dl2)和连接电极163可以具有包括例如al、cu、ti等的单层结构或多层结构。在示例性实施例中，第一数据线161(dl1)、第二数据线161(dl2)和连接电极163可以具有三层结构，其中例如顺序地布置有钛、铝和钛(ti/al/ti)。

第一数据线161(dl1)和第二数据线161(dl2)沿着第二方向延伸。如图3所示，第一数据线161(dl1)和第二数据线161(dl2)设置在像素px的相对侧。例如，在示例性实施例中，在平面图中，第一数据线161(dl1)布置在像素px的左侧，并且第二数据线161(dl2)布置在像素px的右侧。在示例性实施例中，第一数据线161(dl1)布置在第一晶体管t1和电容器cst的左侧，并且第二数据线161(dl2)布置在第一晶体管t1和电容器cst的右侧。

第一数据线161(dl1)连接到奇数行中的像素px的第二晶体管t2，并且第二数据线161(dl2)连接到偶数行中的像素px的第二晶体管t2。图4示出了其中第一数据线161(dl1)和第二数据线161(dl2)中的第一数据线161(dl1)连接到第二晶体管t2的示例。也就是说，图4所示的像素px可以是奇数行的像素。

在示例性实施例中，第五绝缘层116布置在第一数据线161(dl1)和第二数据线161(dl2)以及连接电极163上。部分地将连接电极163暴露的第二通孔via2设置在第五绝缘层116中。连接电极163经由第一通孔via1而与连接电极159相接触。

第五绝缘层116可以包括有机材料，诸如例如丙烯酸树脂、bcb、聚酰亚胺、hmdso等。可替代地，第五绝缘层116可以包括如上所述的无机材料。

第四绝缘层115和第五绝缘层116用作将像素电路覆盖的保护层，并且被布置为具有大致平坦的上表面。第四绝缘层115和第五绝缘层116可以各自具有单层结构或多层结构。第四绝缘层115和第五绝缘层116可以包括具有低介电常数的材料。

在示例性实施例中，有机发光二极管oled设置在第五绝缘层116上。在示例性实施例中，有机发光二极管oled包括第一电极(像素电极)310、第二电极(对电极)350、以及设置在第一电极310与第二电极350之间的中间层330。在示例性实施例中，将第一电极310的边缘覆盖的第六绝缘层117布置在第五绝缘层116上。第六绝缘层117可以具有开口，该开口部分地将第一电极310暴露以对像素进行限定。

在示例性实施例中，有机发光二极管oled的第一电极310通过第二通孔via2而与连接电极163相接触。第一电极310可以是包括反射和导电材料的反射层，诸如例如银(ag)、镁(mg)、铝(al)、铂(pt)、铅(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)及其化合物。在示例性实施例中，第一电极310可以是透明导电层，该透明导电层包括选自由氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓和氧化铝锌(azo)组成的组中的至少一种透明导电氧化物。在示例性实施例中，第一电极310具有堆叠结构，该堆叠结构包括反射层和透明导电层。

第六绝缘层117可以包括有机材料，诸如例如丙烯酸树脂、bcb、聚酰亚胺、hmdso等。

有机发光二极管oled的中间层330可以至少包括发射层(eml)，并且还可以包括诸如例如空穴注入层(hil)、空穴传输层(htl)、电子传输层(etl)和电子注入层(eil)等功能层中的至少一个。eml可以是红色发射层、绿色发射层或蓝色发射层。可替代地，eml可以具有其中堆叠有红色发射层、绿色发射层和蓝色发射层的多层结构或者包括红色发射材料、绿色发射材料和蓝色发射材料的单层结构，以便发射白光。在附图中，为了便于说明，有机发光二极管oled的中间层330被图案化为仅与第一电极310相对应。然而，本公开的示例性实施例不限于此。例如，在示例性实施例中，中间层330可以与相邻像素的另一中间层330一体地设置。而且，在示例性实施例中，中间层330中的一些层分别针对像素而设置，并且其他层与相邻像素的中间层330一体地设置。

有机发光二极管oled的第二电极350可以包括各种导电材料。例如，第二电极350可以包括半透反射层，该半透反射层包括锂(li)、钙(ca)、氟化锂(lif)、al、mg和ag中的至少一种，或者可以在单层结构或多层结构中包括透光金属氧化物，例如ito、izo、zno等。

在示例性实施例中，薄膜封装层可以布置在有机发光二极管oled上。薄膜封装层可以将像素部分100覆盖并且可以延伸到像素部分100的外部。薄膜封装层可以包括：包含至少一种无机材料的无机封装层、以及包含至少一种有机材料的有机封装层。在示例性实施例中，薄膜封装层可以具有其中堆叠有第一无机封装层、有机封装层和第二无机封装层的结构。

在示例性实施例中，可以进一步在第六绝缘层117上设置间隔件，以防止掩模中的凹陷，并且诸如用于减少外部光反射的偏振层、黑矩阵、滤色器和/或包括触摸电极的触摸屏层等各种功能层可以设置在薄膜封装层上。

图9是示出图4的像素中的数据线与驱动电压线的布置之间的关系的示意图。

参考图9，在示例性实施例中，第一数据线161(dl1)在像素px的左侧沿着第二方向延伸，并且第二数据线161(dl2)在像素px的右侧沿着第二方向延伸。在示例性实施例中，驱动电压线151布置在第一数据线161(dl1)和第二数据线161(dl2)的下层上。

在示例性实施例中，驱动电压线151以锯齿形形式布置。在示例性实施例中，驱动电压线151包括：沿着第二方向延伸并且在第一数据线161(dl1)的下层上与第一数据线161(dl1)重叠的第一区域151a、沿着第二方向延伸并且在第二数据线161(dl2)的下层上与第二数据线161(dl2)重叠的第三区域151c、以及在第一数据线161(dl1)与第二数据线161(dl2)之间沿着第一方向延伸并且将第一区域151a和第三区域151c彼此连接的第二区域151b。在示例性实施例中，第二区域151b布置在两个相邻行之间。

如图9所示，在示例性实施例中，单个驱动电压线151被成形并延伸，使得至少部分地与设置在像素px的左侧和右侧上的第一数据线dl1和第二数据线dl2重叠。

第一晶体管t1至第七晶体管t7中的一些晶体管的半导体层a可以布置在驱动电压线151的第一区域151a和第三区域151c的下方。

驱动电压线151的第一区域151a和第三区域151c可以用作屏蔽构件，以便防止布置在彼此不同的上层和下层处的半导体层a与第一数据线161(dl1)和第二数据线161(dl2)之间产生寄生电容。

图10是根据本公开的示例性实施例的像素布置的示意图。

图10示出了行k和列p中的像素px(k，p)、行k和列p+1中的像素px(k，p+1)、行k+1和列p中的像素px(k+1，p)、以及行k+1和列p+1中的像素px(k+1，p+1)。这里，k和p分别是奇数。

参考图10，在示例性实施例中，在每列中与奇数行的扫描线slk相连接的像素px和与偶数行的扫描线slk+1相连接的像素px的像素电路彼此对称。例如，像素px(k，p)和像素px(k+1，p)中的第一晶体管t1至第七晶体管t7的布置彼此横向相对，并且像素px(k，p+1)和像素px(k+1，p+1)中的第一晶体管t1至第七晶体管t7的布置彼此横向相对。然而，第一晶体管t1至第七晶体管t7和电容器cst之间的连接关系是等同的。而且，布置在同一行且相邻列中的一对像素px的像素电路可以彼此横向对称。例如，像素px(k，p)和像素px(k，p+1)中的第一晶体管t1至第七晶体管t7的布置彼此横向相对，并且像素px(k+1，p)和像素px(k+1，p+1)中的第一晶体管t1至第七晶体管t7的布置彼此横向相对。然而，第一晶体管t1至第七晶体管t7和电容器cst之间的连接关系是等同的。

在每列中，第一数据线dl1和第二数据线dl2被布置为彼此间隔开。一对第一数据线dl1或一对第二数据线dl2可以在两个相邻列之间彼此相邻地布置。

图11是示意性地示出图2和图10的像素中的晶体管和电容器的位置的图。图12是示出图11的像素中的数据线与驱动电压线的布置之间的关系的示意图。在下文中，为了便于解释，可以省略对与先前参考图4描述的部件相同的部件的进一步描述。

参考图11和图12，在每列中第一数据线161(dl1)和第二数据线161(dl2)分别在每个像素px的左侧和右侧沿着第二方向延伸。一对第一数据线161(dl1)或一对第二数据线161(dl2)交替地布置在相邻列之间。驱动电压线151可以布置在第一数据线161(dl1)和第二数据线161(dl2)的下方。

在图3和图4的示例性实施例中所示的驱动电压线151遍及各像素以锯齿形形式布置。图10至图12的示例性实施例中所示的驱动电压线151由同一行中的相邻像素共享。

驱动电压线151沿着第二方向布置。在示例性实施例中，驱动电压线151包括：在一对第一数据线161(dl1)的下层上沿第二方向延伸并与第一数据线161(dl1)重叠的第一区域151a'、在一对第二数据线161(dl2)的下层上沿第二方向延伸并与第二数据线161(dl2)重叠的第三区域151c'、以及在一对第一数据线161(dl1)与一对第二数据线161(dl2)之间沿着第一方向延伸并且将第一区域151a'和第三区域151c'彼此连接的第二区域151b'。第二区域151b'可以布置在两个相邻行之间。与驱动电压线151的第一区域151a'和第三区域151c'相对应的数据线未被连接到对应行的像素。

在示例性实施例中，驱动电压线151的第一区域151a'的宽度大于一对第一数据线161(dl1)的总宽度加上一对第一数据线161(dl1)之间的间隔。例如，在示例性实施例中，第一区域151a'的宽度大于一对第一数据线161(dl1)中的每一个的宽度之和加上一对第一数据线161(dl1)之间的间隔宽度。类似地，在示例性实施例中，驱动电压线151的第三区域151c'的宽度大于一对第二数据线161(dl2)的总宽度加上一对第二数据线161(dl2)之间的间隔。例如，在示例性实施例中，第三区域151c'的宽度大于一对第二数据线161(dl1)中的每一个的宽度之和加上一对第二数据线161(dl1)之间的间隔宽度。

第一晶体管t1至第七晶体管t7中的一些晶体管的半导体层a可以布置在驱动电压线151的第一区域151a'和第三区域151c'的下方。

驱动电压线151的第一区域151a'和第三区域151c'可以用作屏蔽构件，以便防止布置在彼此不同的上层和下层处的半导体层a与第一数据线161(dl1)和第二数据线161(dl2)之间产生寄生电容。

在示例性实施例中，驱动电压线151的第二区域151b'经由接触孔ch9电连接到电容器cst的上电极cst2。同一行的相邻像素中的电容器cst的上电极cst2彼此连接。因此，在示例性实施例中，驱动电压线151的第二区域151b'和电容器cst的上电极cst2用作沿第一方向延伸的电源线，并且驱动电压线151的第一区域151a'和第三区域151c'用作沿第二方向延伸的电源线。因此，驱动电压线151的第一区域151a'、第二区域151b'和第三区域151c'以及电容器cst的上电极cst2在本文中也可以称为电源线。因此，在示例性实施例中，驱动电压线151可以具有完全网状结构。

尽管在上述示例性实施例中数据线布置在驱动电压线的上层上，但是本公开不限于此。例如，在示例性实施例中，驱动电压线和数据线布置在彼此不同的层上。例如，驱动电压线可以布置在数据线的上层上。

根据本公开的示例性实施例，两条数据线布置在一个像素中，并且奇数行的像素和偶数行的像素连接到两条数据线中的一条。因此，根据本公开的示例性实施例，在具有高分辨率和/或高驱动频率的显示装置中，提供了用于补偿阈值电压的足够时间量以及用于存储数据信号的足够时间量。

根据本公开的示例性实施例，第一数据线dl1和第二数据线dl2设置在其中布置有驱动电压线的层与其中布置有有机发光二极管oled的第一电极的层之间。例如，参考图6，在示例性实施例中，第一数据线161(dl1)和第二数据线161(dl2)设置在驱动电压线151与有机发光二极管oled的第一电极310之间。根据本公开的示例性实施例，绝缘层设置在布置有第一数据线dl1和第二数据线dl2的层与布置有驱动电压线的层之间。例如，参考图6，在示例性实施例中，第四绝缘层115设置在第一数据线161(dl1)与驱动电压线151之间以及第二数据线161(dl2)与驱动电压线之间151。因此，在示例性实施例中，由于驱动电压线和数据线没有布置在同一层上，而是布置在彼此不同的层上，因此即使在每列中布置有两条数据线时，也可以充分确保两条数据线之间的间隔。因此，可以减小两条数据线之间的交叉力矩，并且可以确保电容器的容量。

根据本公开的示例性实施例，驱动电压线被布置为与数据线和该数据线下方的相邻布线至少部分地在平面和剖面上重叠。因此，可以减小数据线与该数据线下方的相邻布线之间的寄生电容。

根据本公开的示例性实施例，在每列中布置有两条数据线，并且奇数行中的像素和偶数行中的像素的驱动被分开。因此，根据示例性实施例，在显示高分辨率图像的同时，充分确保了用于补偿驱动晶体管的阈值电压的足够时间量以及用于存储数据信号的足够时间量。

虽然本公开已参考其示例性实施例被具体地示出并描述，但是，本领域普通技术人员将会理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。