半导体工艺中用作牺牲材料的组合物及利用组合物的方法与流程

本公开涉及在半导体工艺中用作牺牲材料的组合物、利用该组合物的方法，包括制造金属互连的方法、制造半导体器件的方法、以及回蚀刻方法。

背景技术：

随着半导体器件的尺寸越来越小，在半导体器件中经常出现多层堆叠薄膜结构。在形成多层堆叠薄膜结构时，通常使得光致抗蚀剂保持薄以使图案塌陷最小化并图案化为薄层，接着将该图案转移到在图案化的光致抗蚀剂之下的牺牲材料层，以产生之后可以被蚀刻到下面的半导体材料中的高纵横比特征。牺牲材料对将图案从图案化的薄的光致抗蚀剂到衬底中的图案转移具有越来越重要的作用。牺牲材料的主要特性包括抗摆动性能、蚀刻可控性能、热阻性能、平面化性能和间隙填充性能。例如，当牺牲材料作为底层材料(相对于光致抗蚀剂而言为底层材料)被形成在衬底之上的图案上时，牺牲材料的平坦化和间隙填充性能受到了很多关注。

因此，随着牺牲材料在半导体领域中的应用越来越广，需要提供改进的牺牲材料以及利用这种改进的牺牲材料制造半导体器件的方法。

技术实现要素：

本公开的一个目的是提供一种在半导体工艺中用作牺牲材料的组合物以及利用该组合物的方法，包括制造金属互连的方法、制造半导体器件的方法、以及回蚀刻方法。

根据本公开的第一方面，提供了一种在半导体工艺中用作牺牲材料的组合物。该组合物包括主单体、添加剂和溶剂，其中所述主单体是包括带有oh单元的芳族环的有机化合物，并且所述添加剂是包括oh单元和丙烯酸基的有机化合物。

根据本公开的第二方面，提供了一种用于制作金属互连的方法。该方法包括：提供衬底，在所述衬底之上形成有电介质层堆叠；对所述电介质层堆叠进行第一蚀刻，以形成延伸穿过所述电介质层堆叠的通孔；在所述电介质层堆叠的表面上涂覆牺牲材料层，所述牺牲材料层至少完全填充所述通孔，其中所述牺牲材料层包括根据如前所述的组合物；对所述牺牲材料层进行回蚀刻，以仅保留在所述通孔的一部分中的牺牲材料；对所述电介质层堆叠进行第二蚀刻，以形成第一开口，其中所述第一开口在所述通孔的被所述牺牲材料填充的一部分上方并且具有大于所述通孔的尺寸；去除所述通孔中的牺牲材料，以形成第二开口，其中所述第二开口与所述第一开口连通；以及形成填充所述第一开口和所述第二开口的金属层。

根据本公开的第三方面，提供了一种用于制造半导体器件的方法。该方法包括：提供衬底，在所述衬底之上形成有具有台阶的图案；在所述图案之上涂覆牺牲材料层，其中所述牺牲材料层包括如前所述的组合物；在所述牺牲材料层上涂覆光致抗蚀剂；对所述光致抗蚀剂进行图案化；以及利用图案化的光致抗蚀剂作为掩膜对所述牺牲材料层进行蚀刻，以将图案化的光致抗蚀剂中的图案转移到所述牺牲材料层中。

根据本公开的第四方面，提供了一种用于进行回蚀刻的方法。该方法包括：提供衬底，在所述衬底之上形成有具有开口的图案；在所述图案上涂覆牺牲材料层，其中所述牺牲材料层填充所述开口，并且其中所述牺牲材料层包括如前所述的组合物；对所述牺牲材料层进行回蚀刻，以使得所述图案平坦化。

根据本公开的第五方面，提供了如前所述的组合物在以下工艺的至少一者中的用途：多层光致抗蚀剂工艺、回蚀刻工艺、双大马士革通孔优先工艺、制造finfet器件的工艺以及3d集成工艺。

根据本公开实施例的一个优点在于，该组合物中的添加剂在组合物的固化期间用作交联剂，加速了主单体的交联，使得主单体在低于分解温度的温度下发生交联，从而防止了主单体的升华，使得组合物的平坦化性能以及间隙填充性能得以改进。

根据本公开实施例的另一个优点在于，通过利用具有改进的平坦化性能以及间隙填充性能的组合物，能够改进用于制造半导体器件的方法，以及由此获得具有改进的性能的半导体器件。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了利用根据本公开的至少一个实施例的组合物作为牺牲材料制作金属互连的方法的流程图。

图2a-图2l示出了与图1的方法的部分步骤对应的半导体装置的部分截面图示图。

图3示出了利用根据本公开的至少一个实施例的组合物制造半导体器件的方法的流程图。

图4a-图4g示出了与图3的方法的部分步骤对应的半导体装置的部分截面图示图。

图5示出了利用根据本公开的至少一个实施例的组合物进行回蚀刻的方法的流程图。

图6a-图6c示出了对应于图5的方法的部分步骤的半导体装置的部分截面图示图。。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

在本公开的至少一个实施例中，提供了一种在半导体工艺中用作牺牲材料的组合物。该组合物主包括单体x1、添加剂y1和溶剂，其中主单体是包括带有oh单元的芳族环的有机化合物，并且添加剂是包括oh单元和丙烯酸基的有机化合物。

在一个示例中，主单体x1例如是具有以下式的有机化合物：

在一个示例中，添加剂y1例如是具有以下式的有机化合物：

在一个示例中，添加剂的重量百分比为15％-25％，基于主单体x1的重量计。

在一个示例中，根据本公开实施例的组合物能使用旋涂碳(soc)工艺来涂覆。与化学气相沉积(cvd)相比，soc工艺更便宜并且对表面的平坦化更好。

在一个示例中，根据本公开实施例的组合物能够利用热来进行固化。例如，在一个实施例中，可以通过烘焙使得溶剂从组合物中被去除，并且使得组合物发生固化。

根据本公开实施例的组合物，在进行烘焙时，组合物中的添加剂在组合物的固化期间用作交联剂，加速了主单体的交联，使得主单体在低于分解温度的温度下发生交联，从而防止了主单体的升华，使得组合物的平坦化性能以及间隙填充性能得以改进。

以下表中示出了对照样本以及根据本公开实施例的组合物的组成。

表1

考虑如下测试：将对照样本和本公开实施例的组合物分别涂覆在形成在衬底上的图案上，烘焙条件为180℃/分钟至230℃/分钟。根据实验结果，在使用对照样本的测试中，主单体x1发生升华，而在使用本公开实施例的组合物的测试中，主单体x1没有发生升华。

另外，考虑如下测试：分别使用本公开实施例的组合物和对照样本的组合物作为牺牲材料，形成大马士革通孔优先工艺的密集接触孔区域。根据实验结果，对于使用本公开实施例的组合物的测试，获得的平坦度为大约16nm到18nm，而对于使用对照样本的测试，获得的平坦化度为大约20nm。

在一个示例中，根据本公开实施例的组合物还包括表面活化剂。本领域技术人员可以理解，可以使用本领域中常见的表面活化剂，本公开对此不做限制。

在一个示例中，表面活化剂的重量百分比为0.1％-0.2％，基于主单体x1的重量计。

此外，本领域技术人员可以理解，本公开中的溶剂可以使用本领域中常见的溶剂，例如el溶剂，本公开对此不做限制。

图1示出了利用根据本公开的至少一个实施例的组合物作为牺牲材料制作金属互连的方法100的流程图。图2a-图2l示出了与图1的方法的部分步骤对应的半导体装置的部分截面图示图。以下结合图1以及图2a-图2l进行描述。

在步骤s101，提供衬底201。如图2a所示，在衬底201之上形成有电介质层堆叠203。

在一个示例中，如图2a所示，电介质层堆叠203从上到下依次包括：第一电介质层2031、第一蚀刻停止层2033、第二电介质层2035、以及第二蚀刻停止层2037。

在步骤s103，如图2d所示，对电介质层堆叠203进行第一蚀刻，以形成延伸穿过电介质层堆叠203的通孔。

在一个示例中，形成延伸穿过电介质层堆叠203的通孔包括：如图2b所示，在电介质层堆叠203的表面上涂覆光致抗蚀剂205；如图2c所示，对光致抗蚀剂205进行图案化；以及如图2d所示，利用图案化后的光致抗蚀剂205作为掩膜对电介质层堆叠203进行第一蚀刻；并且在第一蚀刻之后去除光致抗蚀剂205。

在图2d所示出的例子中，第一蚀刻在第二蚀刻停止层2037处停止。在图2d中示出了第一蚀刻完全未蚀刻第二蚀刻停止层2037。然而，本领域技术人员可以理解，第一蚀刻可以蚀刻掉第二蚀刻停止层2037的一部分，本公开对此不做限制。

在步骤s105，在电介质层堆叠203的表面上涂覆牺牲材料层207。如图2e所示，牺牲材料层207至少完全填充通孔。牺牲材料层207包括根据本公开先前实施例所述的组合物。

在一个示例中，在电介质层堆叠203的表面上涂覆牺牲材料层207包括利用旋涂碳(soc)工艺来涂覆牺牲材料层。如前所述，与化学气相沉积(cvd)相比，soc工艺更便宜并且对表面的平坦化更好。

在一个示例中，方法100还包括：在对牺牲材料层207进行回蚀刻之前，对牺牲材料层207进行热固化。

如前所述，根据本公开实施例的组合物在进行热固化时，组合物中的添加剂用作交联剂，加速了主单体的交联，使得主单体在低于分解温度的温度下发生交联，从而防止了主单体的升华，使得组合物的平坦化性能以及间隙填充性能得以改进。因此，包含根据本公开实施例的组合物的牺牲材料层的平坦化性能以及间隙填充性能得以改进。

在步骤s107，如图2f所示，对牺牲材料层207进行回蚀刻，以仅在通孔的一部分中保留牺牲材料。

在步骤s109，如图2i所示，对电介质层堆叠203进行第二蚀刻，以形成第一开口。第一开口在通孔的被牺牲材料填充的一部分上方并且具有大于通孔的尺寸。

在一个示例中，如图2i所示，第二蚀刻在第一蚀刻停止层2033处停止。

在一个示例中，对电介质层堆叠203进行第二蚀刻，以形成第一开口包括：如图2g所示，在电介质层堆叠203上涂覆光致抗蚀剂209；如2h图所示，对光致抗蚀剂209进行图案化，以使得通孔以及电介质堆叠203在通孔周围的表面暴露；以及如2i图所示，利用图案化后的光致抗蚀剂209作为掩膜对电介质层堆叠203进行第二蚀刻，以去除电介质堆叠203在未被牺牲材料填充的通孔周围的部分。

在步骤s1011，去除通孔中的牺牲材料，以形成第二开口，其中第二开口与第一开口连通。在该步骤中，还去除了光致抗蚀剂209。

在一个示例中，如图2j所示，第一开口位于第一电介质层2031中，并且第二开口位于第二电介质层2035中。例如，第一开口将用于金属互连的过孔，并且第二开口将用于金属互连的沟槽。

在步骤s1013，如2k图所示，形成填充第一开口和第二开口的金属层2011。

在一个示例中，填充第一开口和第二开口的金属层为铜层，并且形成填充第一开口和第二开口的金属层包括：在第一开口和第二开口中依次沉积电介质阻挡层、阻挡金属层以及铜种层，然后电镀形成铜层。

在一个示例中，该方法100还包括：如图2l所示，对金属层2011进行化学机械抛光，使得金属层的表面与电介质层堆叠203的表面齐平。

图3示出了利用根据本公开的至少一个实施例的组合物制造半导体器件的方法300的流程图。图4a-图4g示出了与图3的方法300的部分步骤对应的半导体装置的部分截面图示图。以下结合图3以及图4a-图4g进行描述。

在步骤s301，如图4a所示，提供衬底401。在衬底401之上形成有具有台阶的图案。

在图4a所示出的例子中，图案由单个层403(例如衬底之上的氧化物层)限定。然而，本领域技术人员可以理解，图案可以由多个层限定。本公开对此不做限定。

在步骤s303，如图4b所示，在图案之上涂覆牺牲材料层405。牺牲材料层405包括根据本公开实施例所述的组合物。

在一个示例中，在图案之上涂覆牺牲材料层405包括利用旋涂碳(soc)工艺来涂覆牺牲材料层。如前所述，与化学气相沉积(cvd)相比，soc工艺更便宜并且对表面的平坦化更好。

在一个示例中，该方法300还包括：在图案之上涂覆牺牲材料层405之后，对牺牲材料层405进行热固化。

如前所述，根据本公开实施例的组合物在进行热固化时，组合物中的添加剂用作交联剂，加速了主单体的交联，使得主单体在低于分解温度的温度下发生交联，从而防止了主单体的升华，使得组合物的平坦化性能以及间隙填充性能得以改进。因此，包含根据本公开实施例的组合物的牺牲材料层的平坦化性能以及间隙填充性能得以改进。

在步骤s305，在牺牲材料层405上涂覆光致抗蚀剂。

在一个示例中，在牺牲材料层405上涂覆光致抗蚀剂还包括：如图4c所示，在牺牲材料层405上形成抗反射涂层407，并且如图4d所示，在抗反射涂层405之上涂覆光致抗蚀剂409。

在步骤s307，对光致抗蚀剂409进行图案化。

在步骤s309，利用图案化的光致抗蚀剂作为掩膜对牺牲材料层405进行蚀刻，以将图案化的光致抗蚀剂中的图案转移到牺牲材料层405中。

在一个示例中，如果在涂覆光致抗蚀剂之前还形成了抗反射涂层407，则利用图案化的光致抗蚀剂作为掩膜对牺牲材料层进行蚀刻包括：如图4f所示，利用图案化的光致抗蚀剂409作为掩膜对抗反射涂层407和牺牲材料层405进行蚀刻，以将图案化的光致抗蚀剂中的图案转移到抗反射涂层407和牺牲材料层405中。

在一个示例中，该方法300还包括：如图4g所示，在利用图案化的光致抗蚀剂作为掩膜对牺牲材料层或者抗反射涂层与牺牲材料层进行蚀刻之后，去除图案化的光致抗蚀剂。

在一个示例中，该方法300还包括：利用具有从光致抗蚀剂转移的图案的牺牲材料层405作为掩膜对衬底401和/或衬底401之上的图案进行蚀刻。

在一个示例中，如果在涂覆光致抗蚀剂之前还形成了抗反射涂层407，并且抗反射涂层407也具有从光致抗蚀剂转移来的图案，则利用抗反射涂层407和牺牲材料层405作为掩膜对衬底401和/或衬底之401上的图案进行蚀刻。

图5示出了利用根据本公开的至少一个实施例的组合物进行回蚀刻的方法500的流程图。图6a-图6c示出了对应于图5的方法的部分步骤的半导体装置的部分截面图示图。以下结合图5以及图6a-图6c进行描述。

在步骤s501，提供衬底601。在衬底601之上形成有具有开口的图案。

如图6a所示，在衬底601上形成有由两个层(例如层603和层605)限定的图案。然而，本领域人员可以理解，在衬底601之上形成的图案可以由单个层或者多个层限定，本公开对此不做限制。

在步骤s503，在图案之上涂覆牺牲材料层605。如图6b所示，牺牲材料层605填充图案的开口。牺牲材料层605包括根据本公开实施例中的如前所述的组合物。

在一个示例中，在图案603上涂覆牺牲材料层605包括利用涂覆利用旋涂碳(soc)工艺来涂覆牺牲材料层。如前所述，与化学气相沉积(cvd)相比，soc工艺更便宜并且对表面的平坦化更好。

该方法500还包括，在图案上涂覆牺牲材料层605之后，对牺牲材料层进行热固化。

如前所述，根据本公开实施例的组合物在进行热固化时，组合物中的添加剂用作交联剂，加速了主单体的交联，使得主单体在低于分解温度的温度下发生交联，从而防止了主单体的升华，使得组合物的平坦化性能以及间隙填充性能得以改进。因此，包含根据本公开实施例的组合物的牺牲材料层的平坦化性能以及间隙填充性能得以改进。

在步骤s505，对牺牲材料层605进行回蚀刻，以使得图案平坦化。如前所述，由于组合物具有改进的平坦化性能以及间隙填充性能，利用根据本公开实施例的组合物的方法也能够实现平坦化以及填充度的改进。

在本公开的至少一个实施例，还公开了如前所述的在半导体工艺中用作牺牲材料的组合物在以下工艺的至少一者中的用途：多层光致抗蚀剂工艺、回蚀刻工艺、双大马士革通孔优先工艺、制造finfet器件的工艺以及3d集成工艺。

本公开还构思了以下项目。

项目9、一种制作金属互连的方法，其特征在于，包括：

提供衬底，在所述衬底之上形成有电介质层堆叠；

对所述电介质层堆叠进行第一蚀刻，以形成延伸穿过所述电介质层堆叠的通孔；

在所述电介质层堆叠的表面上涂覆牺牲材料层，所述牺牲材料层至少完全填充所述通孔，其中所述牺牲材料层包括根据项目1-8中任一项所述的组合物；

对所述牺牲材料层进行回蚀刻，以仅保留在所述通孔的一部分中的牺牲材料；

对所述电介质层堆叠进行第二蚀刻，以形成第一开口，其中所述第一开口在所述通孔的被所述牺牲材料填充的一部分上方并且具有大于所述通孔的尺寸；

去除所述通孔中的牺牲材料，以形成第二开口，其中所述第二开口与所述第一开口连通；以及

形成填充所述第一开口和所述第二开口的金属层。

项目10、根据项目9所述的方法，其特征在于，对所述电介质层堆叠进行第一蚀刻，以形成延伸穿过所述电介质层堆叠的通孔包括：

在所述电介质层堆叠的表面上涂覆光致抗蚀剂；

对所述光致抗蚀剂进行图案化；以及

利用图案化后的光致抗蚀剂作为掩膜对所述电介质层堆叠进行第一蚀刻。

项目11、根据项目9所述的方法，其特征在于，对所述电介质层堆叠进行第二蚀刻，以形成第一开口包括：

在所述电介质层堆叠的表面上涂覆光致抗蚀剂；

对所述光致抗蚀剂进行图案化，以使得所述通孔以及所述电介质堆叠在所述通孔周围的表面的一部分暴露；以及

利用图案化后的光致抗蚀剂作为掩膜对所述电介质层堆叠进行第二蚀刻，以去除所述电介质堆叠在未被所述牺牲材料填充的通孔周围的部分。

项目12、根据项目9所述的方法，其特征在于，所述电介质层堆叠从上到下依次包括：第一电介质层、第一蚀刻停止层、第二电介质层、以及第二蚀刻停止层，其中所述第一蚀刻在所述第二蚀刻停止层处停止，并且所述第二蚀刻在所述第一蚀刻停止层处停止。

项目13、根据项目9所述的方法，其特征在于，在所述电介质层堆叠的表面上涂覆牺牲材料层包括利用旋涂碳(soc)工艺涂覆所述牺牲材料层。

项目14、根据项目9所述的方法，其特征在于，还包括在对所述牺牲材料进行回蚀刻之前，对所述牺牲材料层进行热固化。

项目15、一种用于制造半导体器件的方法，其特征在于，包括：

提供衬底，在所述衬底之上形成有具有台阶的图案；

在所述图案之上涂覆牺牲材料层，其中所述牺牲材料层包括根据项目1-8中任一项所述的组合物；

在所述牺牲材料层上涂覆光致抗蚀剂；

对所述光致抗蚀剂进行图案化；以及

利用图案化的光致抗蚀剂作为掩膜对所述牺牲材料层进行蚀刻，以将图案化的光致抗蚀剂中的图案转移到所述牺牲材料层中。

项目16、根据项目15所述的方法，其特征在于，还包括：利用具有从所述光致抗蚀剂转移的图案的所述牺牲材料层作为掩膜对所述衬底和/或所述衬底之上的图案进行蚀刻。

项目17、根据项目16所述的方法，其特征在于，在所述牺牲材料层上涂覆光致抗蚀剂包括：在所述牺牲材料层上形成抗反射涂层，并且在所述抗反射涂层之上涂覆所述光致抗蚀剂。

项目18、根据项目17所述的方法，其特征在于，利用图案化的光致抗蚀剂作为掩膜对所述牺牲材料层进行蚀刻还包括：利用图案化的光致抗蚀剂作为掩膜对所述抗反射涂层和所述牺牲材料层进行蚀刻，以将图案化的光致抗蚀剂中的图案转移到所述抗反射涂层和所述牺牲材料层中。

项目19、根据项目15所述的方法，其特征在于，在所述图案之上涂覆牺牲材料层包括利用旋涂碳(soc)工艺涂覆所述牺牲材料层。

项目20、根据项目15所述的方法，其特征在于，还包括：在所述牺牲材料层上涂覆光致抗蚀剂之前，对所述牺牲材料层进行热固化。

项目21、一种用于进行回蚀刻的方法，其特征在于，包括：

提供衬底，在所述衬底之上形成有具有开口的图案；

在所述图案上涂覆牺牲材料层，其中所述牺牲材料层填充所述开口，并且其中所述牺牲材料层包括根据项目1-8中任一项所述的组合物；

对所述牺牲材料层进行回蚀刻，以使得所述图案平坦化。

项目22、根据项目21所述的方法，其特征在于，在所述图案上涂覆牺牲材料层包括利用旋涂碳(soc)工艺来涂覆所述牺牲材料层。

项目23、根据项目21所述的方法，其特征在于，还包括：在对所述牺牲材料层进行回蚀刻之前，对所述牺牲材料层进行热固化。

项目24、根据项目1-8中任一项所述的组合物在以下工艺的至少一者中的用途：多层光致抗蚀剂工艺、回蚀刻工艺、双大马士革通孔优先工艺、制造finfet器件的工艺以及3d集成工艺。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。