一种多层交叠的铁电电容结构的制作方法

本发明涉及集成电路领域，特别涉及一种多层交叠的铁电电容结构。

背景技术：

铁电存储器(FRAM)是一种非挥发性存储器，具有高密度，非易失性，抗辐照性，低功耗和快速读写擦写等优点。

铁电存储器的核心工作部分是铁电电容，铁电电容结构一般是MIM型，上下两层是金属，中间是铁电薄膜材料。由于铁电材料可以随外加电场改变极化强度，铁电电容就可以根据极化方向的不同来记录信息。

由于集成电路的关键尺寸越来越小，对应的铁电存储器中的电容面积也对应减小，从而导致铁电电容的有效面积不足的问题，在读取过程中由于不能提供充足的表面电荷，导致读写数据的过程面临出错的危险，对应的，存储阵列就不能设计得太大。

技术实现要素：

为解决上述技术问题，本发明提供了一种多层交叠的铁电电容结构，节省了面积的同时保留了非常大的铁电电容剩余极化强度。

本发明解决上述问题的技术方案是：一种多层交叠的铁电电容结构，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和没两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n-1；电极1连接金属层1，金属层3，金属层5……一直到金属层n-1；电极2连接金属层2，金属层4，金属层6……直到金属层n(其中，n可以根据需求调整，且n不小于2)。

所述的电极1和电极2作为铁电电容最终的两个电极，连接到芯片中实现铁电电容的功能。

所述的金属层作为铁电电容分电容的极板，可以由TiN、Pt等铁电电容的常见电极材料构成，实现铁电电容的功能，每隔一个极板就将极板电气连接实现了每个分电容的并联。

所述的铁电薄膜层主要由铁电介质材料构成，作为每个分电容的铁电介质层。

本发明的有益效果在于：

1、本发明利用了多层铁电电容的并联，实现了在更小的面积上制造容量更大的铁电电容。

2、本发明中，铁电电容的极板奇数层和偶数层只需要使用同样规格的掩模图形。

3、本发明中，多层极板的连接可以借助金属层在工艺制造过程中覆盖台阶形成。

附图说明

图1为本发明用于说明一种多层交叠的铁电电容结构的剖面结构示意图。

图2为本发明用于说明一种多层交叠的铁电电容结构的俯视图。

图3为本发明用于说明一种多层交叠的铁电电容结构在两层铁电电容时候的实施例。

图4为本发明用于说明一种多层交叠的铁电电容结构在三层铁电电容时候的实施例。

图5为本发明用于说明一种多层交叠的铁电电容结构在四层铁电电容时候的实施例。

具体实施方式

为进一步阐明本发明的目的、技术方案及优点，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1为本发明用于说明一种多层交叠的铁电电容结构的剖面图，包括电极1，电极2，金属层1，金属层2，金属层3……一直到金属层n，和没两层金属中间的铁电薄膜层，包括铁电薄膜层1，铁电薄膜层2，铁电薄膜层3……一直到铁电薄膜层n-1；电极1连接金属层1，金属层3，金属层5……一直到金属层n-1；电极2连接金属层2，金属层4，金属层6……直到金属层n。

其中，电极1和电极2作为铁电电容最终的两个电极，连接到芯片中实现铁电电容的功能。

其中，金属层作为铁电电容分电容的极板，可以由TiN、Pt等铁电电容的常见电极材料构成，实现铁电电容的功能，每隔一个极板就将极板电气连接实现了每个分电容的并联。

其中，电极1所连接的金属层1、金属层3、金属层5……金属层n-1，与电极2所连接的金属层2、金属层4、金属层6……金属层之中，每层相邻的金属层之间都由一层铁电介质薄膜填充，构成了一个铁电电容，这些电容的关系为并联。通过这样的方法，铁电电容的等效面积被放大了n-1倍。

图2为本发明用于说明一种多层交叠的铁电电容结构的俯视图，用于说明电极1，电极2，多层的铁电电容部分的相对位置。其中，电极1，电极2在多层铁电电容的两侧，各自连接多层铁电电容的不同金属层。

其中，电容结构的制造过程大致描述如下：

第一步，制造金属电极1和金属电极2，用作连接金属层之用。

第二步，制造金属层1，与金属电极1连接；并在金属层1上面制造铁电薄膜层1；并在铁电薄膜层上面制造金属层2，与金属电极2连接。所应注意的是，铁电薄膜层的左边界被金属层1的左边界覆盖，并且铁电薄膜层的左边界覆盖了金属层2的左边界；铁电薄膜层的右边界被金属层2的右边界覆盖，并且铁电薄膜层的右边界覆盖了金属层2的右边界。

第三步，重复第二步的内容，直到获得足够大小的铁电电容。

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

实施例一。

如图3所示，这是制造2层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：

首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。

下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。

下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。

下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。

下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。

下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。

如此，两层交叠的铁电电容集成完毕。

实施例二。

如图4所示，这是制造3层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：

首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。

下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。

下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。

下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。

下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。

下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。

下一步制造铁电薄膜层3，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层3。

下一步制造金属层4，通过物理气相淀积制造一层金属薄膜，并且金属层4覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层4。

如此，三层交叠的铁电电容集成完毕。

实施例三。

如图5所示，这是制造4层并联交叠的铁电电容的剖面结构示意图。具体实施方案如下：

首先在基底上制造电极1和电极2，这一步的具体实现方式为，通过物理气相淀积制造一层金属薄膜，使用掩模1通过刻蚀得到电极1和电极2。

下一步制造金属层1，通过物理气相淀积制造一层金属薄膜，使用掩模2通过刻蚀得到金属层1。

下一步制造铁电薄膜层1，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层1。

下一步制造金属层2，通过物理气相淀积制造一层金属薄膜，并且金属层2覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层2。

下一步制造铁电薄膜层2，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层2。

下一步制造金属层3，通过物理气相淀积制造一层金属薄膜，并且金属层3覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层3。

下一步制造铁电薄膜层3，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层3。

下一步制造金属层4，通过物理气相淀积制造一层金属薄膜，并且金属层4覆盖上一步留下的台阶，使用掩模4通过刻蚀得到金属层4。

下一步制造铁电薄膜层4，通过物理气相淀积、化学气相淀积方式或原子层沉积方式制造一层铁电介质材料，并且介质材料层覆盖上一步留下的台阶，通过掩模3刻蚀得到铁电薄膜层4。

下一步制造金属层5，通过物理气相淀积制造一层金属薄膜，并且金属层5覆盖上一步留下的台阶，使用掩模2通过刻蚀得到金属层5。

如此，四层交叠的铁电电容集成完毕。

更多层电容交叠的实施例可以由上述实施例一、实施例二、实施例三类比得出。

以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。