一种赝磁性隧道结单元的制作方法

本发明涉及磁性随机存储器(mram，magneticradomaccessmemory)技术领域，具体来说，本发明涉及一种赝磁性隧道结单元(dummy-magnetictunneljunctionunit)结构。

背景技术：

近年来，采用磁性隧道结(mtj，magnetictunneljunction)的mram被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性mtj通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(stt，spintransfertorque)转换技术的写方法，这样的mram称为stt-mram。根据磁极化方向的不同，stt-mram又分为面内stt-mram和垂直stt-mram(即pstt-mram)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

磁性随机存储器内部电路包含二个区域，即磁性隧道结区域(mtjarrayarea)及周围电路区域(periphery)。在现有技术中(如专利：us20180277593a1等)，磁性隧道结区域(mtjarrayarea)及周围电路区域(periphery)需要用多个光掩模板(mask)分别制造，通过刻蚀(etch)或者化学机械研磨(cmp)去除周围电路区域(periphery)的磁性隧道结膜。

在现有技术中，磁性隧道结区域(mtjarrayarea)及周围电路区域(periphery)需要用多个光掩模板(mask)分别制造，大幅增加了制造的成本及工艺复杂性。周围电路区域(periphery)的磁性隧道结膜需要去除，现有技术采用刻蚀(etch)或者化学机械研磨(cmp)去除，在去除过程中会产生缺陷，这会降低产品的良率。

技术实现要素：

本发明针对现有技术存在的问题和不足，提供一种赝磁性隧道结单元。

本发明是通过下述技术方案来解决上述技术问题的：

本发明提供一种赝磁性隧道结单元，具有优良电导通性，其包括以下步骤：

步骤一：在已经制造好的适用于磁性随机存储器的表面抛光的带金属连线通孔的cmos基底上用物理溅射沉积一层底电极，并采用化学机械研磨的方法使底电极平坦化；

步骤二：用旋涂的方法在底电极上依次沉积粘合层和光刻胶层；

步骤三：对磁性随机存储器的外围电路区域曝光；

步骤四：对磁性随机存储器的外围电路区域显影，除去此区域的粘合层和光刻胶层；

步骤五：对磁性随机存储器的外围电路区域的底电极进行表面粗糙化；

步骤六：除去磁性随机存储器的磁性隧道结阵列区域的粘合层和光刻胶层；

步骤七：采用物理气相沉积工艺沉积磁性隧道结材料，即在磁性随机存储器的外围电路单元区域的底电极之上采用物理气相沉积工艺依次沉积赝磁性隧道结参考层、赝磁性隧道结势垒层、赝磁性隧道结记忆层，在磁性随机存储器的磁性隧道结区域的底电极之上采用物理气相沉积工艺依次沉积磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层以及硬掩模层；

步骤八：采用光刻工艺及刻蚀工艺完成磁性隧道结及赝磁性隧道结的图案化。

本发明的积极进步效果在于：

本发明用一个光掩模板(mask)完成了磁性隧道结区域(mtjarrayarea)及周围电路区域(periphery)的电路连接，降低了成本。

本发明没有使用化学机械研磨(cmp)方法去除周围电路区域(periphery)的磁性隧道结膜(mtj)，减少了缺陷产生，提升良率。

附图说明

图1a至图1h为赝磁性隧道结单元(dummy-mtj)详细步骤图。

图2为在外围电路中，用赝磁性隧道结单元(dummy-mtj)代替通孔(via)的示意图。

图3为赝磁性隧道结单元(dummy-mtj)制备流程图。

附图标记说明：101-磁性隧道结(mtj)底电极，102-粘合层，103-光刻胶层，111-磁性隧道结(mtj)参考层，112-磁性隧道结(mtj)势垒层，113-磁性隧道结(mtj)记忆层，211-赝磁性隧道结单元(dummy-mtj)参考层，212-赝磁性隧道结单元(dummy-mtj)势垒层，213-赝磁性隧道结单元(dummy-mtj)记忆层，214-硬掩模层。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明包括但不只限于制备磁性随机存储器(mram)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法。

步骤一：在已经制造好的适用于磁性随机存储器(pstt-mram)的互补金属氧化物半导体(cmos)上用物理溅射沉积一层底电极101，并采用化学机械研磨(cmp)的方法使之平坦化。如图1a所示。其中底电极材料可以是ta、tan、taon、ti、tin、tion、ru、pt、cofeb中的一种单层薄膜或多种构成的多层薄膜，优选tin，厚度为10-30nm。

步骤二：用旋涂的方法在底电极101上依次沉积粘合层102和光刻胶层103。如图1b所示。其中沉积粘合层102的材料一般为pmgi或lor，厚度为50-100nm，光刻胶层厚度一般为300-500nm。

步骤三：对磁性随机存储器(mram)的外围电路单元(peripherycircuitunit)区域曝光。如图1c所示。

步骤四：对磁性随机存储器(mram)的外围电路单元(peripherycircuitunit)区域显影，除去此区域的粘合层102和光刻胶层103。如图1d所示。

步骤五：对磁性随机存储器(mram)的外围电路单元(peripherycircuitunit)区域的底电极进行表面粗糙化，采用适当氨水浓度的sc-1溶液清洗的方法或采用cl2/ar、sf6、cf4/chf3、cf4/o2或者cf4/n2等气体的离子反应刻蚀(rie)的方法对外围电路单元(peripherycircuitunit)区域的底电极处理，使之表面粗糙化。如图1e所示。

步骤六：除去磁性随机存储器(mram)的磁性隧道结(mtj)区域的粘合层102和光刻胶层103，一般采用剥离工艺(liftoffprocess)。如图1f所示。

步骤七：在磁性随机存储器的外围电路单元区域的底电极之上采用物理气相沉积(physicalvapordeposition，pvd)工艺依次沉积赝磁性隧道结参考层211、赝磁性隧道结势垒层212、赝磁性隧道结记忆层213，在磁性随机存储器的磁性隧道结区域的底电极之上采用物理气相沉积工艺依次沉积磁性隧道结参考层111、磁性隧道结势垒层112、磁性隧道结记忆层113，在磁性隧道结记忆层213和赝磁性隧道结记忆层113之上沉积硬掩模层214。如图1g所示。

更进一步地，磁性隧道结多层膜的总厚度为4nm～40nm。

更进一步地，赝磁性隧道结参考层211一般具有[co/(ni,pd,pt)]n/co/ru/[co/(ni,pd,pt)]m/(ta,w,mo,hf,cota,feta,tacofeb)/cofeb(其中：n>m，m≥0)超晶格多层膜结构，通常下面需要一层种子层，例如：ta/pt、ta/ru/pt、ta/ru、pt/ru等，其优选参考层总厚度为2～20nm。

更进一步地，赝磁性隧道结势垒层212为非磁性金属氧化物，优选mgo，其厚度为0.5nm～3nm。

更进一步地，赝磁性隧道结记忆层213一般为cofeb、cofe/cofeb、fe/cofeb、cofeb(ta，w，mo，hf)/cofeb，其优选厚度为0.8nm～2nm。通常会在记忆层213沉积之后再次沉积一层覆盖层，优选mgo、mg或ti等。

更进一步地，硬掩模层214一般为ta、tan或者ta/tan。其厚度为60-100nm。

赝磁性隧道结(dummy-mtj)参考层211、势垒层212、记忆层213膜层和磁性隧道结(mtj)参考层111、势垒层112、记忆层113膜层的组成材料完全相同，并且在物理气相沉积(physicalvapordeposition，pvd)工艺腔中同时完成沉积。但由于赝磁性隧道结(dummy-mtj)区域底电极做局部粗糙化处理，以获得较差质量的赝磁性隧道结(dummy-mtj)势垒层212，由于在这种势垒层212和参考层211/记忆层213的界面非常粗糙，这将造成大量的针孔(pinhole)导电通道的存在，这将直接造成从参考层211到记忆层213的导通。所以，赝磁性隧道结单元(dummy-mtjunit)，可以放在mram电路中的外围区域(peripheryunit)以用来代替通孔(via)。

步骤八：采用光刻工艺及刻蚀工艺完成磁性隧道结(mtjarray)及赝磁性隧道结(dummy-mtj)的图案化。如图1h所示。

采用赝磁性隧道结(dummy-mtj)替代磁性随机存储器(mram)的周围电路区域(periphery)中的通孔(via)，同样可以完成电路连接。这样仅需一个光掩模板(mask)就完成了磁性隧道结区域(mtjarrayarea)及周围电路区域(periphery)的电路连接。而现有技术至少需要2个光掩模板(mask)才能完成上述的电路连接。这无疑会降低工艺的复杂程度，有利于生产成本的降低

采用赝磁性隧道结(dummy-mtj)方案，无需采用刻蚀(etch)或者化学机械研磨(cmp)去除周围电路区域(periphery)的磁性隧道结膜，缺陷较少，从而提升良率。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。