半导体装置及其制造方法与流程

相关申请的交叉引用

本申请要求于2018年5月18日在韩国知识产权局提交的韩国专利申请no.10-2018-0056825的优先权，在此以引用方式全文并入本文中。

发明构思涉及一种半导体装置及其制造方法，更具体地，涉及一种制造半导体装置的方法(在该方法中使用线图案化来形成柱)以及用此方法制造的半导体装置。

背景技术：

半导体装置因其尺寸小、功能多、和/或制造成本低而广泛用于电子工业。半导体装置可以包括用于存储数据的存储器装置、用于处理数据的逻辑装置以及用于同时或同步操作各种功能的混合装置。

随着电子工业的先进发展，半导体装置越来越需要高度集成。因此，由于在限定精细图案的曝光处理中存在处理余量减少的问题，制造半导体装置越来越困难。随着电子工业的发展，半导体装置也越来越多地被要求高速运行。已经进行了各种研究以满足半导体装置中高集成度和/或高速度的要求。

技术实现要素：

本发明构思的一些实施例提供了一种在任何相邻柱之间具有恒定最小距离的半导体装置及其制造方法。

根据发明构思的一些示例实施例，制造半导体装置的方法可以包括：形成有源结构，所述有源结构包括多个有源图案、限定有源图案的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案的步骤可以包括：在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口；以及在第一掩模层中形成沿与第一方向和第二方向交叉的第三方向延伸的多个第二开口。

根据发明构思的一些示例实施例，制造半导体装置的方法可以包括：形成有源结构，所述有源结构包括多个有源图案、有源图案之间的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案的步骤可以包括：在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口；以及在第一掩模层中形成沿第二方向延伸的多个第二开口。

根据发明构思的一些示例实施例，半导体装置可以包括：有源结构，其包括有源图案和栅极结构，其中有源图案包括第一杂质区和第二杂质区，并且其中栅极结构位于第一杂质区和第二杂质区之间并沿第一方向延伸；沟槽，其限定有源结构的上部的柱体；以及导电图案，其在有源结构上沿第二方向延伸，并且电连接到暴露于沟槽的第一杂质区，第二方向与第一方向交叉。柱体可以包括第一柱、第二柱和第三柱。第一柱至第三柱可以在与第一方向和第二方向交叉的第三方向上彼此间隔开。第一柱和第二柱之间的最小距离可以与第二柱和第三柱之间的最小距离基本相同。

附图说明

图1a至图14a示出了示出根据本发明构思的示例实施例的制造半导体装置的方法的平面图。

图1b至图14b示出了分别沿图1a至图14a的线a-a'截取的截面图。

图1c至图14c示出了分别沿图1a至图14a的线b-b'截取的截面图。

图15a和图15b示出了示出根据本发明构思的示例实施例的半导体装置的平面图。

图16a至图21a示出了示出根据本发明构思的示例实施例的制造半导体装置的方法的平面图。

图16b至图21b示出了分别沿图16a至图21a的线a-a'截取的截面图。

图16c至图21c示出了分别沿图16a至图21a的线b-b'截取的截面图。

具体实施方式

图1a至图14a示出了示出根据本发明构思的示例实施例的制造半导体装置的方法的平面图。图1b至图14b示出了分别沿图1a至图14a的线a-a'截取的截面图。图1c至图14c示出了分别沿图1a至图14a的线b-b'截取的截面图。

参照图1a、图1b和图1c，可以在包括单元区cr和与单元区cr相邻的虚设区dr的衬底100上形成装置隔离层st。例如，可以蚀刻衬底100的一部分，然后可以用绝缘材料填充蚀刻部分以形成装置隔离层st。装置隔离层st的形成可以限定由装置隔离层st围绕的有源图案act。装置隔离层st可以包括氧化硅。衬底100可以是半导体衬底或可以包括半导体衬底，所述半导体衬底包括硅、锗或硅锗。每个有源图案act可以在平行于衬底100的顶表面的第三方向d3上延伸。有源图案act可以在第三方向d3上彼此间隔开。

参照图2a、图2b和图2c，栅极结构gs可以形成为跨越装置隔离层st和有源图案act。每个栅极结构gs可以包括栅极介电层gi、栅极电极ge和/或栅极覆盖层gp。

例如，装置隔离层st和有源图案act可以被图案化以形成第一沟槽tr1。第一沟槽tr1可以在平行于衬底100的顶表面并且与第三方向d3相交的第二方向d2上延伸。第一沟槽tr1可以在第一方向d1上彼此间隔开，该第一方向d1平行于衬底100的顶表面并且与第二方向d2和第三方向d3相交。第一沟槽tr1可以跨越有源图案act。

第一沟槽tr1的形成可以包括形成具有开口的硬掩模图案，然后使用硬掩模图案作为蚀刻掩模来蚀刻暴露于开口的有源图案act和装置隔离层st。

可以在每个第一沟槽tr1中共形地形成栅极介电层gi。栅极介电层gi可以包括氧化硅层、氮化硅层、氧氮化硅层和高k介电材料中的一种或多种。例如，高k介电材料可包括氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆，氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、铅钪钽氧化物、铌酸铅锌或其组合。

可以在栅极介电层gi上形成填充第一沟槽tr1的导电层，这可以导致栅极电极ge的形成。导电层可包括导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，钛、钽、钨、铜或铝)中的一种或多种。

栅极介电层gi和栅极电极ge可以是凹陷的，然后栅极覆盖层gp可以形成在凹陷的栅极电极ge上。栅极覆盖层gp可以具有与有源图案act的顶表面共面的顶表面。栅极覆盖层gp可以包括氧化硅层、氮化硅层和氧氮化硅层中的一种或多种。

可以向有源图案act注入杂质，以在每个有源图案act的上部形成一个第一杂质区sd1和一对第二杂质区sd2。该对第二杂质区sd2可以跨越第一杂质区sd1在第三方向d3上彼此间隔开。可以将第一杂质区sd1和第二杂质区sd2掺杂为具有相同的导电类型(例如，n型)。

有源图案act、栅极结构gs和/或装置隔离层st可以构成或形成有源结构as。可以执行平坦化处理以使有源结构as具有基本平坦的顶表面。

可以在有源结构as上设置有顺序形成的目标层tl、第一掩模层ml1、硬掩模层hm、第一绝缘层il1、第二掩模层ml2、第三掩模层ml3和/或第二绝缘层il2。

目标层tl可以包括多个绝缘层。绝缘层可以是氧化硅层、氮化硅层或其组合或可以包括这些层。第一掩模层ml1可以包括掺杂的多晶硅层。硬掩模层hm可以包括旋涂硬掩模(soh)层。硬掩模层hm还可以包括soh层下方的氧化硅层。第一绝缘层il1可以包括氮化硅层和氮氧化硅层中的一种或多种。第二掩模层ml2可以包括氧化硅层。第三掩模层ml3可以包括旋涂硬掩模(soh)层。第二绝缘层il2可以包括氮化硅层和氧氮化硅层中的一种或多种。

参照图3a、图3b和图3c，可以图案化第三掩模层ml3和第二绝缘层il2以形成第一开口op1。第一开口op1可以在第四方向d4上延伸，第四方向d4平行于衬底100的顶表面并且与第二方向d2相交。例如，第一开口op1可以在与栅极电极ge交叉的方向上延伸。

第一开口op1的形成可以包括在第二绝缘层il2上形成第一光刻胶层，使用第一光掩模来图案化第一光刻胶层，以及使用图案化的第一光刻胶层作为蚀刻掩模来图案化第三掩模层ml3和第二绝缘层il2。可以去除剩余的第一光刻胶层。

第一介电膜if1可以共形地形成在衬底100的整个表面上。第一介电膜if1可以包括氧化硅层。可以通过原子层沉积(ald)形成第一介电膜if1。

参照图4a、图4b和图4c，可以在第一介电膜if1上形成第一填充层fl1。第一填充层fl1可以填充第一开口op1。第一填充层fl1可以包括旋涂硬掩模(soh)层。

在形成第一填充层fl1之后，可以执行第一回蚀处理。可以执行第一回蚀处理，使得去除第二绝缘层il2、去除第一介电膜if1的位于第二绝缘层il2上的部分、以及去除第一填充层fl1的位于第二绝缘层il2上的部分。剩余的第一介电膜if1和第一填充层fl1两者可以选择性地填充第一开口op1中的每一个。剩余的第一介电膜if1和第一填充层fl1两者可以设置在第三掩模层ml3中。当在平面图中观察时，第三掩模层ml3、第一介电膜if1和第一填充层fl1可以暴露在衬底100的整个表面上。

参照图5a、图5b和图5c，可以执行第一蚀刻处理以图案化第二掩模层ml2。第一蚀刻处理可以包括去除第三掩模层ml3和第一填充层fl1之间的第一介电膜if1，并且使用第三掩模层ml3和第一填充层fl1作为蚀刻掩模来图案化第二掩模层ml2。可以执行去除处理以去除在第一蚀刻处理之后剩余的第三掩模层ml3和第一填充层fl1。

第一蚀刻处理可以在第二掩模层ml2中形成第二开口op2。第二开口op2可以在第四方向d4上延伸。第一蚀刻处理可以使得第二掩模层ml2被图案化以具有在第四方向d4上延伸的线性形状。

参照图6a、图6b和图6c，可以在衬底100的整个表面上形成第二填充层fl2。第二填充层fl2可以填充第二开口op2。第二填充层fl2可以包括旋涂硬掩模(soh)层。

可以在第二填充层fl2上顺序地形成第三绝缘层il3、第四掩模层ml4和/或第四绝缘层il4。第三绝缘层il3可以包括氧化硅层。第四掩模层ml4可以包括旋涂硬掩模(soh)层。第四绝缘层il4可以包括氮化硅层和氧氮化硅层中的一种或多种。

可以图案化第四掩模层ml4和第四绝缘层il4以形成第三开口op3。第三开口op3可以在第五方向d5上延伸，第五方向d5平行于衬底100的顶表面并且与第二方向d2相交。例如，第三开口op3可以在与栅极电极ge和第二开口op2交叉的方向上延伸。

形成第三开口op3可以包括在第四绝缘层il4上形成第二光刻胶层，使用第二光掩模来图案化第二光刻胶层，并且使用图案化的第二光刻胶层作为蚀刻掩模来图案化第四掩模层ml4和第四绝缘层il4。可以去除剩余的第二光刻胶层。

可以在衬底100的整个表面上共形地形成第二介电膜if2。第二介电膜if2可以包括氧化硅层。可以通过原子层沉积(ald)形成第二介电膜if2。

参照图7a、图7b和图7c，可以在第二介电膜if2上形成第三填充层fl3。第三填充层fl3可以填充第三开口op3。第三填充层fl3可以包括旋涂硬掩模(soh)层。

在形成第三填充层fl3之后，可以执行第二回蚀处理。可以执行第二回蚀处理，使得去除第四绝缘层il4、去除第二介电膜if2的位于第四绝缘层il4上的部分、以及去除第三填充层fl3的位于第四绝缘层il4上的部分。剩余的第二介电膜if2和第三填充层fl3两者可以选择性地填充第三开口op3中的每一个。剩余的第二介电膜if2和第三填充层fl3两者可以设置在第四掩模层ml4中。当在平面图中观察时，第四掩模层ml4、第二介电膜if2和第三填充层fl3可以暴露在衬底100的整个表面上。

参照图8a、图8b和图8c，可以执行第二蚀刻处理以图案化第二掩模层ml2。第二蚀刻处理可以包括去除第四掩模层ml4和第三填充层fl3之间的第二介电膜if2，并且使用第四掩模层ml4和第三填充层fl3作为蚀刻掩模来图案化第三绝缘层il3、第二填充层fl2和第二掩模层ml2。可以执行去除处理以去除在第二蚀刻处理之后剩余的第四掩模层ml4、第三填充层fl3、第二介电膜if2、第三绝缘层il3和/或第二填充层fl2。

第二蚀刻处理可以在第二掩模层ml2中形成第四开口op4。第四开口op4可以在第五方向d5上延伸。第四开口op4可以与第二开口op2部分地重叠。

第二蚀刻处理可以使得第二掩模层ml2被图案化以形成第一掩模图案mp1。当在平面图中观察时，每个第一掩模图案mp1可以具有菱形形状。每个第一掩模图案mp1可以由第二开口op2和第四开口op4限定。

参照图9a、图9b和图9c，光刻胶图案pr可以形成在衬底100的虚设区dr上。例如，光刻胶图案pr的形成可以包括在衬底100的整个表面上形成第三光刻胶层，并使用第三光掩模来图案化第三光刻胶层。光刻胶图案pr可以填充第二开口op2在衬底100的虚设区dr上的部分op2p。光刻胶图案pr还可以填充第四开口op4在衬底100的虚设区dr上的部分op4p。光刻胶图案pr可以在虚设区dr上相互连接第一掩模图案mp1。

参照图10a、图10b和图10c，可以执行第三蚀刻处理以形成第二沟槽tr2。第三蚀刻处理可以包括使用第一掩模图案mp1作为蚀刻掩模来图案化第一绝缘层il1，使用图案化的第一绝缘层il1作为蚀刻掩模来图案化硬掩模层hm，使用图案化的硬掩模层hm作为蚀刻掩模以图案化第一掩模层ml1和目标层tl，并且使用图案化的第一掩模层ml1和图案化的目标层tl作为蚀刻掩模来图案化有源结构as。可以执行去除处理以去除在第三蚀刻处理之后剩余的光刻胶图案pr、第一掩模图案mp1、第一介电膜if1、第一绝缘层il1和硬掩模层hm。使用第一掩模图案mp1作为蚀刻掩模的对第一绝缘层il1的图案化可以包括使用第二开口op2和第四开口op4来图案化第一绝缘层il1。

第一掩模层ml1的图案化可以在衬底100的单元区cr上形成第二掩模图案mp2。当在平面图中观察时，每个第二掩模图案mp2可以具有椭圆形状。尽管第一掩模图案mp1中的每一个具有菱形形状，但是在第三蚀刻处理期间可以在顺序蚀刻的同时改变多个层的图案形状。最后，每个第二掩模图案mp2可以形成为具有椭圆形状。第二掩模图案mp2可以在第四方向d4上彼此间隔开。第二掩模图案mp2也可以在第五方向d5上彼此间隔开。单个第二掩模图案mp2可以与在第二方向d2上彼此相邻的两个第二杂质区sd2竖直地重叠。

目标层tl的图案化可以在衬底100的单元区cr上形成目标图案tp。目标图案tp可以与第二掩模图案mp2竖直地重叠。例如，目标图案tp和第二掩模图案mp2可以具有相同的平面形状和布置。

有源结构as的图案化可以在衬底100的单元区cr上形成柱pl，并且还在柱pl之间形成第二沟槽tr2。例如，第二沟槽tr2可以限定有源结构as的柱pl。有源结构as可以具有高于第二沟槽tr2的底板表面的水平高度处的部分，并且有源结构as的该部分可以被定义为柱pl。第二沟槽tr2可以暴露第一杂质区sd1。每个柱pl可以包括上装置隔离层ust、上第二杂质区usd2、和/或上栅极覆盖层ugp。上装置隔离层ust可以是装置隔离层st的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。上第二杂质区usd2可以是第二杂质区sd2的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。上栅极覆盖层ugp可以是栅极覆盖层gp的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。

当在平面图中观察时，每个柱pl可以具有椭圆形状。柱pl可以在第四方向d4上彼此间隔开。柱pl也可以在第五方向d5上彼此间隔开。

第一掩模层ml1的图案化可以在衬底100的虚设区dr上形成第一虚设图案dp1。第一虚设图案dp1可以包括在第一方向d1上延伸的部分和在第二方向d2上延伸的其他部分。

目标层tl的图案化可以在衬底100的虚设区dr上形成第二虚设图案dp2。第二虚设图案dp2可以与第一虚设图案dp1竖直地重叠。例如，第一虚设图案dp1和第二虚设图案dp2可以具有相同的平面形状。

参照图11a、图11b和图11c，第一导电层cl1、第二导电层cl2、和/或第五掩模层ml5可以顺序地形成在衬底100的整个表面上。第一导电层cl1可以填充第二沟槽tr2。第一导电层cl1可以接触第一杂质区sd1。第一导电层cl1可以包括掺杂的半导体材料(例如，掺杂的硅或掺杂的锗)、金属材料(例如，钛、钽、钨、铜或铝)和金属-半导体化合物(例如，硅化钨、硅化钴或硅化钛)中的一种。第一导电层cl1的导电率可以大于第二掩模图案mp2的导电率。第二导电层cl2可以包括金属材料(例如，钛、钽、钨、铜或铝)。第五掩模层ml5可以包括氮化硅层或氮氧化硅层。

参照图12a、图12b和图12c，线结构lst可以形成为沿第一方向d1延伸。线结构lst可以在第二方向d2上彼此间隔开。

例如，可以图案化第五掩模层ml5以形成第三掩模图案mp3。可以使用光刻处理来图案化第三掩模图案mp3。

第三掩模图案mp3可以用作蚀刻掩模，以顺序地蚀刻第二导电层cl2和第一导电层cl1，以分别形成位线bl和导电图案cp。第三掩模图案mp3、位线bl和导电图案cp可以彼此竖直地重叠。第三掩模图案mp3、位线bl和/或导电图案cp可以构成或形成线结构lst。当在平面图中观察时，位线bl可以在与栅极电极ge交叉的同时延伸。

导电图案cp可以连接到第一杂质区sd1。例如，位线bl可以通过导电图案cp电连接到第一杂质区sd1。覆盖第二杂质区sd2的第二掩模图案mp2和目标图案tp可以将导电图案cp与第二杂质区sd2分离。

参照图13a、图13b和图13c，间隔件sp可以形成为覆盖每个线结构lst的相对的侧壁。第二沟槽tr2可以填充有间隔件sp的部分。间隔件sp的形成可以包括在衬底100的整个表面上共形地形成间隔件层并且各向异性地蚀刻间隔件层。间隔件层可以包括氧化硅层、氮化硅层和氧氮化硅层中的一种或多种。

参照图14a、图14b和图14c，第三介电膜if3可以形成在衬底100的整个表面上。第三介电膜if3可以包括氧化硅层。可以执行平坦化处理以去除第三介电膜if3的上部和第三掩模图案mp3的上部。

可以对第三介电膜if3、第二掩模图案mp2和目标图案tp执行图案化处理，并因此可以形成接触孔cth。可替代地，可以通过对第三介电膜if3、第一虚设图案dp1和第二虚设图案dp2执行图案化处理来形成接触孔cth。由于在图案化处理期间第三掩模图案mp3和间隔件sp用作蚀刻掩模，所以接触孔cth可以以自对准方式形成。

接触孔cth可以填充有导电材料以形成接触件cnt。导电材料可包括导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，钛、钽、钨、铜或铝)中的一种或多种。接触件cnt可以穿透第二掩模图案mp2和目标图案tp，并且可以电连接到第二杂质区sd2。间隔件sp可以将接触件cnt与位线bl分开。

可以在每个接触件cnt上形成数据存储元件ds。数据存储元件ds可以是使用电容器、磁隧道结图案和包括相变材料的可变电阻体之一的存储器元件。例如，数据存储元件ds可以是电容器。

下面返回参照图14a、图14b和图14c描述根据本发明构思的示例实施例的半导体装置。

衬底100上可以设置有限定有源图案act的装置隔离层st。每个有源图案act可以在第三方向d3上延伸。有源图案act可以在第三方向d3上彼此间隔开。有源图案act可以是二维布置的。

装置隔离层st可以填充在有源图案act之间。

每个有源图案act可以包括一个第一杂质区sd1和一对第二杂质区sd2。第一杂质区sd1可以放置在该对第二杂质区sd2之间。第一杂质区sd1和第二杂质区sd2可以具有相同的导电类型(例如，n型)。

可以在有源图案act和装置隔离层st上限定第一沟槽tr1。每个第一沟槽tr1可以限定在第一杂质区sd1和第二杂质区sd2之间。第一沟槽tr1可以从有源图案act的顶表面朝向衬底100的底表面向下延伸。

栅极电极ge可以设置为跨越有源图案act和装置隔离层st。栅极电极ge可以设置在第一沟槽tr1中。栅极电极ge可以在第二方向d2上彼此平行地延伸。栅极电极ge可以具有低于有源图案act的顶表面(例如，第一杂质区sd1或第二杂质区sd2的顶表面)的顶表面。

可以在栅极电极ge和有源图案act之间插入栅极介电层gi。栅极覆盖层gp可以设置在栅极电极ge上。栅极覆盖层gp可以覆盖栅极电极ge的顶表面。栅极覆盖层gp可以具有与有源图案act的顶表面共面的顶表面。栅极电极ge、栅极介电层gi和栅极覆盖层gp可以构成或形成栅极结构gs。

有源图案act、栅极结构gs和装置隔离层st可以构成或形成有源结构as。可以在有源结构as上限定第二沟槽tr2。第二沟槽tr2可以从有源结构as的顶表面朝向衬底100的底表面向下延伸。第二沟槽tr2可以在有源结构as的上部中限定柱pl。每个柱pl可以具有从第二沟槽tr2的底板表面竖直突出的岛形。每个柱pl可以包括第二杂质区sd2的上部。每个柱pl可以设置在衬底100的单元区cr上。

当在平面图中观察时，任何两个相邻的柱pl可以以恒定的最小距离间隔开。例如，在第五方向d5上彼此相邻的第一柱pl1和第二柱pl2之间的最小距离l1可以与在第五方向d5上彼此相邻的第二柱pl2和第三柱pl3之间的最小距离l2基本相同。

目标图案tp和第二掩模图案mp2可以顺序地设置在衬底100的单元区cr上。目标图案tp可以与第二掩模图案mp2竖直地重叠。

第二虚设图案dp2和第一虚设图案dp1可以顺序地设置在衬底100的虚设区dr上。第一虚设图案dp1可以与第二虚设图案dp2竖直地重叠。

可以在有源结构as上提供有沿第一方向d1延伸的线结构lst。线结构lst可以在第二方向d2上彼此间隔开。当在平面图中观察时，线结构lst可以与栅极电极ge交叉。间隔件sp可以设置在每个线结构lst的相对的侧壁上。第二沟槽tr2可以填充有间隔件sp的部分。

每个线结构lst可以包括顺序堆叠的导电图案cp、位线bl和第三掩模图案mp3。位线bl可以通过导电图案cp电连接到第一杂质区sd1。

可以在有源结构as上设置第三介电膜if3。每个第三介电膜if3可以设置在间隔件sp之间。接触件cnt可以设置为与第二杂质区sd2连接。每个接触件cnt可以设置在第三介电膜if3之间。间隔件sp可以将接触件cnt与位线bl分开。可以在每个接触件cnt上设置数据存储元件ds。例如，数据存储元件ds可以是电容器。

图15a和图15b示出了示出根据本发明构思的示例实施例的半导体装置的平面图。

为了描述的简洁，与参照图1a至图14c中所讨论的组件基本相同的组件分配了相同的标号，并省略其重复说明。

参照图15a，当在平面图中观察时，柱pl1、柱pl2和柱pl3中的每一个可以具有菱形形状。柱pl1、柱pl2和柱pl3可以包括第一柱pl1、第二柱pl2和第三柱pl3。第一柱pl1、第二柱pl2和第三柱pl3可以在第二方向d2上具有相同的最大宽度。第一柱pl1可以在第一方向d1上具有指示最大宽度的第一宽度w1。第二柱pl2可以在第一方向d1上具有指示最大宽度的第二宽度w2。第三柱pl3可以在第一方向d1上具有指示最大宽度的第三宽度w3。第二宽度w2可以大于第一宽度w1。第三宽度w3可以大于第二宽度w2。

参照图15b，当在平面图中观察时，柱pl1、柱pl2和柱pl3中的每一个可以具有椭圆形状。柱pl1、柱pl2和柱pl3可以包括第一柱pl1、第二柱pl2和第三柱pl3。第一柱pl1、第二柱pl2和第三柱pl3可以在第二方向d2上具有相同的最大宽度。第一柱pl1可以在第一方向d1上具有指示最大宽度的第一宽度w1。第二柱pl2可以在第一方向d1上具有指示最大宽度的第二宽度w2。第三柱pl3可以在第一方向d1上具有指示最大宽度的第三宽度w3。第二宽度w2可以大于第一宽度w1。第三宽度w3可以大于第二宽度w2。

图16a至图21a示出了示出根据本发明构思的示例实施例的制造半导体装置的方法的平面图。图16b至图21b示出了分别沿图16a至图21a的线a-a'截取的截面图。图16c至图21c示出了分别沿图16a至图21a的线b-b'截取的截面图。

为了描述的简洁，与参照图1a至图14c中所讨论的组件基本相同的组件分配了相同的标号，并省略其重复说明。

参照图16a、图16b和图16c，与参照图1a至图5c讨论的那些相同，可以形成有源结构as、目标层tl、第一掩模层ml1、硬掩模层hm、第一绝缘层il1、第二掩模层ml2、第一介电膜if1和第二开口op2。

可以在衬底100的整个表面上形成第二填充层fl2。第二填充层fl2可以填充第二开口op2。第二填充层fl2可以包括旋涂硬掩模(soh)层。

可以在第二填充层fl2上顺序地形成第三绝缘层il3、第四掩模层ml4和第四绝缘层il4。第三绝缘层il3可以包括氧化硅层。第四掩模层ml4可以包括旋涂硬掩模(soh)层。第四绝缘层il4可以包括氮化硅层和氧氮化硅层中的一种或多种。

可以图案化第四掩模层ml4和第四绝缘层il4以形成第三开口op3。第三开口op3可以在第二方向d2上延伸。例如，第三开口op3可以在与栅极电极ge平行的方向上延伸。

形成第三开口op3可以包括在第四绝缘层il4上形成第二光刻胶层，使用第二光掩模来图案化第二光刻胶层，并且使用图案化的第二光刻胶层作为蚀刻掩模来图案化第四掩模层ml4和第四绝缘层il4。

可以在衬底100的整个表面上共形地形成第二介电膜if2。第二介电膜if2可以包括氧化硅层。可以通过原子层沉积(ald)形成第二介电膜if2。

参照图17a、图17b和图17c，可以在第二介电膜if2上形成第三填充层fl3。第三填充层fl3可以填充第三开口op3。第三填充层fl3可以包括旋涂硬掩模(soh)层。

在形成第三填充层fl3之后，可以执行第二回蚀处理。可以执行第二回蚀处理，使得去除第四绝缘层il4、去除第二介电膜if2的位于第四绝缘层il4上的部分、以及去除第三填充层fl3的位于第四绝缘层il4上的部分。剩余的第二介电膜if2和第三填充层fl3两者可以选择性地填充每个第三开口op3。剩余的第二介电膜if2和第三填充层fl3两者可以设置在第四掩模层ml4中。当在平面图中观察时，第四掩模层ml4、第二介电膜if2和第三填充层fl3可以暴露在衬底100的整个表面上。

参照图18a、图18b和图18c，可以执行第二蚀刻处理以图案化第二掩模层ml2。第二蚀刻处理可以包括去除第四掩模层ml4和第三填充层fl3之间的第二介电膜if2，并且使用第四掩模层ml4和第三填充层fl3作为蚀刻掩模来图案化第三绝缘层il3、第二填充层fl2和第二掩模层ml2。可以执行去除处理以去除在第二蚀刻处理之后剩余的第四掩模层ml4、第三填充层fl3、第二介电膜if2、第三绝缘层il3和第二填充层fl2。

第二蚀刻处理可以在第二掩模层ml2中形成第四开口op4。第四开口op4可以在第二方向d2上延伸。第四开口op4可以与第二开口op2部分地重叠。

第二蚀刻处理可以使得第二掩模层ml2被图案化以形成第一掩模图案mp1。当在平面图中观察时，每个第一掩模图案mp1可以具有平行四边形形状。每个第一掩模图案mp1可以由第二开口op2和第四开口op4限定。

参照图19a、图19b和图19c，光刻胶图案pr可以形成在衬底100的虚设区dr上。例如，光刻胶图案pr的形成可以包括在衬底100的整个表面上形成第三光刻胶层，并使用第三光掩模来图案化第三光刻胶层。光刻胶图案pr可以填充第二开口op2在衬底100的虚设区dr上的部分op2p。光刻胶图案pr还可以填充第四开口op4在衬底100的虚设区dr上的部分op4p。光刻胶图案pr可以在虚设区dr上相互连接第一掩模图案mp1。

参照图20a、图20b和图20c，可以执行第三蚀刻处理以形成第二沟槽tr2。第三蚀刻处理可以包括使用第一掩模图案mp1作为蚀刻掩模来图案化第一绝缘层il1，使用图案化的第一绝缘层il1作为蚀刻掩模来图案化硬掩模层hm，使用图案化的硬掩模层hm作为蚀刻掩模来图案化第一掩模层ml1和目标层tl，并且使用图案化的第一掩模层ml1和图案化的目标层tl作为蚀刻掩模来图案化有源结构as。可以执行去除处理以去除在第三蚀刻处理之后剩余的光刻胶图案pr、第一掩模图案mp1、第一介电膜if1、第一绝缘层il1和硬掩模层hm。使用第一掩模图案mp1作为蚀刻掩模对第一绝缘层il1的图案化可以包括使用第二开口op2和第四开口op4来图案化第一绝缘层il1。

第一掩模层ml1的图案化可以在衬底100的单元区cr上形成第二掩模图案mp2。每个第二掩模图案mp2可以包括在第二方向d2上延伸的第一侧壁mp21和将第一侧壁mp21彼此连接的第二侧壁mp22。当在平面图中观察时，第二侧壁mp22可以是弯曲的。尽管第一掩模图案mp1中的每一个具有平行四边形形状，但是在第三蚀刻处理期间可以在顺序蚀刻的同时改变多个层的图案形状。最后，每个第二掩模图案mp2可以包括弯曲的第二侧壁mp22。第二掩模图案mp2可以在第四方向d4上彼此间隔开。第二掩模图案mp2可以在第二方向d2上彼此间隔开。单个第二掩模图案mp2可以与在第二方向d2上彼此相邻的两个第二杂质区sd2竖直地重叠。

目标层tl的图案化可以在衬底100的单元区cr上形成目标图案tp。目标图案tp可以与第二掩模图案mp2竖直地重叠。例如，目标图案tp和第二掩模图案mp2可以具有相同的平面形状和布置。

有源结构as的图案化可以在衬底100的单元区cr上形成柱pl，并且还在柱pl之间形成第二沟槽tr2。例如，第二沟槽tr2可以限定有源结构as的柱pl。有源结构as可以具有高于第二沟槽tr2的底板表面的水平高度处的部分，并且有源结构as的该部分可以被定义为柱pl。第二沟槽tr2可以暴露第一杂质区sd1。每个柱pl可以包括上装置隔离层ust、上第二杂质区usd2和上栅极覆盖层ugp。上装置隔离层ust可以是装置隔离层st的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。上第二杂质区usd2可以是第二杂质区sd2的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。上栅极覆盖层ugp可以是栅极覆盖层gp的一部分，该部分位于高于第二沟槽tr2的底板表面的水平高度处。

当在平面图中观察时，每个柱pl可以包括在第二方向d2上延伸的第一侧壁plw1和将第一侧壁plw1彼此连接的第二侧壁plw2。第二侧壁plw2可以是弯曲的。柱pl可以在第四方向d4上彼此间隔开。柱pl也可以在第二方向d2上彼此间隔开。

第一掩模层ml1的图案化可以在衬底100的虚设区dr上形成第一虚设图案dp1。第一虚设图案dp1可以包括在第一方向d1上延伸的部分和在第二方向d2上延伸的其他部分。

目标层tl的图案化可以在衬底100的虚设区dr上形成第二虚设图案dp2。第二虚设图案dp2可以与第一虚设图案dp1竖直地重叠。例如，第一虚设图案dp1和第二虚设图案dp2可以具有相同的平面形状。

参照图21a、图21b和图21c，可以执行类似于图11a至图12c中讨论的那些处理，以形成沿第一方向d1延伸的线结构lst。线结构lst可以在第二方向d2上彼此间隔开。每个线结构lst可以包括第三掩模图案mp3、位线bl和导电图案cp。导电图案cp的导电率可以大于第二掩模图案mp2的导电率。当在平面图中观察时，位线bl可以在与栅极电极ge交叉的同时延伸。导电图案cp可以连接到第一杂质区sd1。例如，位线bl可以通过导电图案cp电连接到第一杂质区sd1。覆盖第二杂质区sd2的第二掩模图案mp2和目标图案tp可以将导电图案cp与第二杂质区sd2分离。

可以执行类似于图13a、图13b和图13c中讨论的那些处理，以形成覆盖每个线结构lst的相对的侧壁的间隔件sp。第二沟槽tr2可以填充有间隔件sp的部分。

可以执行类似于图14a、图14b和图14c中讨论的那些处理，以形成第三介电膜if3、接触孔cth、接触件cnt和数据存储元件ds。接触件cnt可以穿透第二掩模图案mp2和目标图案tp，并且可以电连接到第二杂质区sd2。间隔件sp可以将接触件cnt与位线bl分开。数据存储元件ds可以形成在每个接触件cnt上。

根据发明构思，可以使用线图案化来形成柱，使得可在任何两个相邻柱之间提供恒定的最小距离。

尽管已经结合附图中示出的发明构思的实施例描述了本发明，但是本领域技术人员将理解的是，在不脱离本发明构思的技术精神和实质特征的情况下，可以做出各种改变和修改。对于本领域技术人员显而易见的是，在不脱离本发明构思的范围和精神的情况下，可以对其进行各种替换、修改和改变。