技术特征：
技术总结
本发明公开了一种制备磁性隧道结单元阵列的方法，具体为，提供表面抛光的带金属连线Mx(x≥1)的CMOS基底；在表面抛光的带金属连线Mx的CMOS基底上，制作底电极通孔；在底电极通孔之上，制作底电极接触/底电极；在平坦化的底电极之上，沉积磁性隧道结多层膜和顶电极，图形化定义磁性隧道结图案，并对顶电极、磁性隧道结和底电极金属进行刻蚀，最后，在刻蚀之后的磁性隧道结的周围沉积一层绝缘覆盖层。该制备磁性隧道结单元阵列的方法，选择在表面抛光的CMOS金属连线上，制作W底电极通孔、非Cu底电极接触/底电极、磁性隧道结和顶电极，并使BEV、BEC、BE、MTJ和TE依次向上叠加并对齐。
技术研发人员：张云森;郭一民;肖荣福;陈峻
受保护的技术使用者：上海磁宇信息科技有限公司
技术研发日：2019.06.14
技术公布日：2019.08.09