一种制备磁性隧道结单元阵列的方法与流程

本发明涉及磁性随机存储器(magneticrandomaccessmemory，mram)制造技术领域，具体为一种制备磁性隧道结单元阵列的方法。

背景技术：

近年来，采用磁性隧道结(magnetictunneljunction，即mtj)的mram被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点，铁磁性mtj通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(spin-transfertorque，即stt)转换技术的写方法，这样的mram称为stt-mram，在现在的mram制造工艺中，一般采用在表面抛光的cmos通孔(via)上直接进行制作，mtj图案和via的图案对齐。

然而，在对带图形化的cmos通孔，进行化学机械平坦化的时候，由于蝶型(dishing)缺陷的存在，其表面平整度并不会达到制作磁性隧道结(mtj)的要求，这将非常不利于磁性隧道结(mtj)磁性、电性和良率的提高，专利us2018/0358070a1公布一种制作磁性隧道结(mtj)的方法，在其中，在底电极通孔(bottomelectrodevia，bev)制作之后，紧接着，沉积一层底电极(bottomelectrode，be)，并选择化学机械抛光(chemicalmechanicalpolarization，cmp)工艺对底电极(be)进行平坦化以达到制作磁性隧道结(mtj)多层膜的要求，在这种方案中，虽然bev的尺寸要比mtj的尺寸来的要小，但是mtj刻蚀没有刻蚀阻挡层(stoplayer)，不可避免地会出现过度刻蚀(overetching)，从而对w通孔的高度有较高的要求，不仅导致w通孔的高电阻值，也限制了mram器件密度的提高，随着mram器件的缩微化，将会出现bev和be的对准偏差(如图11所示)，从而产生从bev到mtj的断路。

技术实现要素：

针对现有技术的不足，本发明提供了一种制备磁性隧道结单元阵列的方法，解决了上述背景技术中提出的问题。

为实现以上目的，本发明通过以下技术方案予以实现：一种制备磁性隧道结单元阵列的方法，包括：

步骤一：提供表面抛光的带金属连线mx的cmos基底，金属连线mx的材料为cu，其中，x≥1；

步骤二：在表面抛光的带金属连线mx的cmos基底上，制作底电极通孔并对其磨平；

步骤三：在底电极通孔上，刻蚀制作底电极接触开口，进行非铜底电极接触和底电极金属沉积，并对其平坦化处理；

步骤四：在平坦化的底电极之上，沉积磁性隧道结多层膜和顶电极，图形化定义磁性隧道结图案，并对顶电极、磁性隧道结和底电极进行刻蚀，在刻蚀之后的磁性隧道结的周围沉积一层绝缘覆盖层。

本发明提供了一种制备磁性隧道结单元阵列的方法，具备以下有益效果：该制备磁性隧道结单元阵列的方法，选择在表面抛光的cmos金属连线上，制作w底电极通孔(bev)、非cu底电极接触(bottomelectrodecontact，bec)、底电极(be)、磁性隧道结(mtj)和顶电极(topelectrode，te)，并使bev、bec、be、mtj和te依次向上叠加并对齐；具体地，在制作bec和be的时候，bec填充金属和be沉积金属一次沉积完成，并在沉积完成后对其cmp平坦化处理，然后在cmp的处理后的be上再进行磁性隧道结(mtj)多层膜和顶电极膜层的沉积；由于在be沉积之后，还会对其进行平坦化处理，这将有效的避免bev蝶型缺陷对磁性隧道结(mtj)磁性和电性的影响，非常有利于mram整个回路磁学性能、电学性能和良率的提升；同时，bec的尺寸要比bev的尺寸大一些，在这种情况，随着器件的持续变小，将会不因为对准出现的细微偏差而带来从bev到mtj之间的断路，非常有利mram整个回路的缩微化，更进一步地，由于在mtj的过刻蚀过程和侧壁修整的过程中，底电极层间电介质的刻蚀速率较慢从而起到刻蚀停止(etchingstop)的作用，这样在设计bev的时候，可以把bev的有效高度进一步降低，也非常有利于器件(特别在z-方向)的缩微化，便于将磁性隧道结单元阵列崁在相邻的两个金属层之间；最后，由于bec和be并没有选择w，这样在mtj过刻蚀工艺和侧壁ibe处理的过程中，w不会被暴露，从而避免了可能的w金属污染，这样非常有利于器件电学和良率的提升。

附图说明

图1为本发明带金属连线mx(x≥1)的cmos基底结构示意图；

图2为本发明bev层制备之后的结构示意图；

图3为本发明在磨平的bev层上沉积一层bec层间电介质之后的结构示意图；

图4为本发明刻蚀制作bec开口之后的结构示意图；

图5为本发明沉积bec和be金属层之后的结构示意图；

图6为本发明对be沉积金属进行平坦化处理时的结构示意图；

图7为本发明对be金属进行平坦化处理直到bec层间电介质顶部之后的结构示意图；

图8为本发明制作磁性隧道结单元结构的第一步结构示意图；

图9为本发明制作磁性隧道结单元结构的第二步结构示意图；

图10为本发明制作磁性隧道结单元结构的第三步结构示意图；

图11为现有结构中，bev和be/mtj/te出现对准偏差时的结构示意图。

图中：1、表面抛光的带金属连线mx(x≥1)的cmos基底；2、金属连线mx(x≥1)层间电介质；3、金属连线mx(x≥1)；4、bev刻蚀阻挡层；5、bev层间电介质；6、bev；7、bec层间电介质；8、bec开口；9、非铜bec/be金属沉积；10、bec金属；11、be金属；12、磁性隧道结缓冲/种子层；13、磁性隧道结；14、顶电极；15、绝缘覆盖层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

请参阅图1至图10，本发明提供一种技术方案：一种制备磁性隧道结单元阵列的方法，包括：

步骤一：提供表面抛光的带金属连线mx(x≥1)的cmos基底1，其中，金属连线mx(x≥1)3的材料为cu，如图1所示。

步骤二：在表面抛光的带金属连线mx(x≥1)的cmos基底1上，制作底电极通孔(bev)6，如图2所示。

其中，bev刻蚀阻挡层4为sin、sin、sic或sicn等，bev层间电介质5为sio2、sion或低电介常数(low-k)电介质等。

低介电常数(low-k)电介质是指介电常数(k)低于二氧化硅(k＝3.9)的材料，在具体实施时，low-k材料可以是含氢硅酸盐(hsq，k＝2.8～3.0)、含有si-ch3官能基的含甲基硅酸盐类(msq，k＝2.5～2.7)、综合含氢硅酸盐类hsq和含甲基硅酸盐类msq所合成的混合式有机硅氧烷聚合物(hosp，k＝2.5)薄膜、多孔sioch薄膜(k＝2.3～2.7)、甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐等有机类高分子化合物及介电常数(k)为1.9的多孔sioch薄膜。

bev6材料为w，其形成方法一般为化学气相沉积、物理气相沉积、原子层沉积或离子束沉积等，一般在沉积之前都会沉积一层ti/tin作为扩散阻挡层。

在沉积bev金属之后，采用化学机械抛光(cmp)的方法，对bev金属磨平直到bev层间电介质5。

步骤三：在bev6上，刻蚀制作底电极接触(bec)开口8，然后，进行非铜bec/be金属9沉积，并对其进行平坦化处理，过程如图3-7所示。

步骤三的具体过程如下：

(1)沉积一层bec层间电介质7在磨平的bev6上面，其中，bec层间电介质7的材料为sic、sin、sion、sicn、al2o3、mgo或zno等，其厚度为0nm～20nm。

(2)图形化定义，刻蚀制作bec开口8。

(3)沉积非铜bec/be金属9在刻蚀之后的bec开口8之内，并覆盖bec层间电介质7。

其中，非铜bec/be金属9为ti、tin、tan、ta、tion或它们的复合结构。

一般称填充在bec层间电介质7之内的金属为bec金属10，覆盖层在bec层间电介质7之上的金属为be金属11。

调节沉积工艺参数以获得足够厚的底电极金属沉积。

(4)采用cmp工艺对非铜bec/be金属9进行平坦化处理，以使得其满足沉积磁性隧道结13多层膜的要求。

在步骤(4)中，平坦化之后的底电极的厚度为10nm～40nm。

在cmp工艺中，控制cmp的ph值为0～7，并可以添加h2o2、kio3、fe(no3)3或k3fe(cn)6等氧化剂到研磨浆水溶液中，以增加其氧化还原势。

更进一步地，可以选择sio2、al2o3、ceo2或mno2等为研磨料，可以选择性地将cmp磨平直到bec层间电介质7顶部，如图7所示。

更进一步地，在步骤(4)中，将cmp磨平直到bec层间电介质7顶部。

更进一步地，再次沉积be金属11在磨平的bec之上，然后，对其进行平坦化处理，以使得其表面平整度达到制作磁性隧道结(mtj)多层膜的要求。

更进一步地，be金属11厚度为0nm～40nm，其材料为ti、tin、tan、ta、tion或它们的复合结构。

步骤四：在平坦化的底电极(be)之上，沉积磁性隧道结多层膜和顶电极14，图形化定义磁性隧道结13图案，并对顶电极14、磁性隧道结13和be金属11进行刻蚀，最后，在刻蚀之后的磁性隧道结13的周围沉积一层绝缘覆盖层15，过程如图8-10所示。

步骤四中，磁性隧道结13的总厚度为5nm～40nm，可以是由参考层、势垒层和记忆层的依次向上叠加的底部钉扎结构，或者是由记忆层、势垒层和参考层的依次向上叠加的顶部钉扎结构。

参考层具有磁极化不变性，根据其是面内型或垂直结构有所不同，面内型的参考层一般具有(irmn或ptmn)/cofe/ru/cofe/cofeb结构，其优选总厚度为10～30nm；垂直型的参考层一般具有tbcofe或[co/pt]n/co/ru/co[pt/co]m(ta，w，hf，mo，cobta，febta，cofebta)/cofeb(其中，m≥0)超晶格多层膜结构，通常下面需要一层磁性隧道结缓冲/种子层12，例如ta/pt、ta/ru、ta/ru/pt、cofeb/ta/pt、ta/cofeb/pt、cofeb/ru/pt或cofeb/ta/ru/pt等，优选参考层总厚度为2～20nm。

势垒层为非磁性金属氧化物，优选mgo、mgbo、zno、mgalo或al2o3等，其厚度为0.5nm～3nm。

记忆层具有可变磁极化，根据其是面内型或垂直结构有所不同，面内型记忆层一般为cofe/cofeb或cofe/nife，其优选厚度为2nm～6nm，垂直型记忆层一般为cofeb、cofe/cofeb、fe/cofeb、cofeb(ta，w，mo)/cofeb，其优选厚度为0.8nm～2nm。

顶电极14的厚度为20nm～100nm，选择ta、tan、ti、tin、w、wn或它们的任意组合。

可以在顶电极14上沉积一层牺牲掩模，其材料可以是sio2、sion、sicn、sic或sin等。

采用rie工艺对顶电极14进行刻蚀。

其中，顶电极14刻蚀的气体主要是cl2或cf4等，刻蚀之后采用rie和/或湿法工艺除去残留的聚合物，以使图案转移到磁性隧道结13的顶部。

采用反应离子刻蚀(rie)和/或者离子束刻蚀(ibe)的方法完成对磁性隧道结13及其be金属11的刻蚀。

其中，ibe主要采用ne、ar、kr或者xe等作为离子源，并可以添加少量的o2和/或n2等；rie主要采用ch3oh、ch4/ar、c2h5oh、ch3oh/ar或者co/nh3等作为主要刻蚀气体。

采用ibe工艺对刻蚀之后的顶电极14、磁性隧道结13和be金属11侧壁进行修剪，以去除侧壁损伤或沉积层，其气体为ne、ar、kr或者xe等，严格控制工艺参数，如：离子入射角度、功率、气体种类和温度等参数，以使得所有的侧壁损伤/覆盖层都能被有效的去除掉。

绝缘覆盖层15的材料为sic、sin或者sicn等，其形成方法为化学气相沉积、原子层沉积或离子束沉积等。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。