动态随机存取存储器及其制造方法与流程

[0001]
本发明涉及一种集成电路及其制造方法，尤其涉及一种动态随机存取存储器及其制造方法。


背景技术：

[0002]
随着科技日新月异，为了符合消费者对于小型化电子装置的需求，动态随机存取存储器设计的尺寸不断缩小，并朝高积集度发展。近年来发展出埋入式字线动态随机存取存储器(buried word line dram)。在埋入式字线动态随机存取存储器的工艺中，由于元件尺寸不断缩小，工艺裕度也随之变小。在形成埋入式字线沟渠时，若发生错误对准，很容易导致埋入式字线与有源区发生短路，而造成结漏电(junction leakage)的问题。


技术实现要素：

[0003]
本发明提供一种动态随机存取存储器及其制造方法，可以增加工艺的裕度，降低埋入式字线与有源区短路的风险，减少结漏电的问题。
[0004]
本发明提供一种动态随机存取存储器的制造方法，包括以下步骤。于衬底中形成多个开口。于各开口的上部的侧壁形成硬遮罩。部分地移除衬底以及硬遮罩，以形成沿第一方向延伸且沿第二方向排列的多个隔离沟渠，并定义出多个有源区。各有源区位于隔离沟渠之间，且硬遮罩留下来的部分位于各有源区的两侧。以介电层填满隔离沟渠与开口。介电层的材料与硬遮罩的材料不同。部分地移除衬底与介电层，以形成多个埋入式字线沟渠。各埋入式字线沟渠沿第三方向延伸，穿过有源区、开口与隔离沟渠，且硬遮罩留下来的部分位于各埋入式字线沟渠的两侧。于埋入式字线沟渠中形成多个埋入式字线。
[0005]
在本发明实施例中，所述动态随机存取存储器的制造方法更包括在形成所述硬遮罩之前，于各所述开口的下部填入牺牲层，其中，形成所述隔离沟渠的步骤还包括移除所述牺牲层。
[0006]
在本发明实施例中，于所述衬底中形成所述开口包括于所述衬底上形成第二硬遮罩，并以所述第二硬遮罩为掩模蚀刻所述衬底，以在所述衬底中形成多个浅开口；在所述浅开口的侧壁形成第三硬遮罩；以及对所述浅开口与所述第三硬遮罩下方的所述衬底进行蚀刻工艺以形成所述开口。
[0007]
在本发明实施例中，所述动态随机存取存储器的制造方法还包括在形成所述埋入式字线沟渠之前，以所述硬遮罩留下来的部分为掩模，部分地移除所述开口下方的所述衬底，以增加所述开口的深度，其中各所述开口的增加部分的宽度小于各所述开口的下部的宽度。
[0008]
在本发明实施例中，形成所述埋入式字线的步骤包括：于所述埋入式字线沟渠中形成衬层与导电层；部分地移除所述衬层与所述导电层，使所述埋入式字线的顶面低于所述衬底的顶面；移除所述硬遮罩留下来的部分；以及将第二介电层填入于所述开口与所述埋入式字线沟渠中，使所述第二介电层覆盖所述埋入式字线。
[0009]
在本发明实施例中，各所述埋入式字线具有第一宽度与第二宽度，其中所述埋入式字线位于所述开口中的部分具有所述第一宽度，所述埋入式字线穿过所述有源区的部分具有所述第二宽度，且所述第一宽度小于所述第二宽度。
[0010]
在本发明实施例中，所述第一方向与所述第三方向的夹角为钝角。
[0011]
在本发明实施例中，所述硬遮罩的宽度至少为2纳米(nm)。
[0012]
本发明提供一种动态随机存取存储器，包括：衬底、多个分隔结构、多个隔离结构、多个有源区以及多个埋入式字线。分隔结构位于所述衬底中。各分隔结构包括第一部分与第二部分，所述第一部分位于所述第二部分的上方，且所述第二部分的宽度小于所述第一部分的宽度。隔离结构位于衬底中。隔离结构沿第一方向延伸且沿第二方向排列。各分隔结构位于相邻两个隔离结构之间。有源区沿所述第一方向延伸。各有源区位于相邻两个隔离结构以及相邻两个分隔结构之间。埋入式字线位于埋入式字线沟渠的底部。埋入式字线沟渠沿第三方向延伸且沿第四方向排列。埋入式字线沟渠穿过隔离结构、分隔结构与有源区。埋入式字线穿过分隔结构的部分与有源区之间具有间隔。
[0013]
在本发明实施例中，各所述埋入式字线的一部分位于各所述分隔结构的所述第一部分，且各所述埋入式字线的所述部分与各所述分隔结构的所述第二部分之间具有一第二间隔。
[0014]
在本发明实施例中，各所述埋入式字线具有第一宽度与第二宽度，其中所述埋入式字线位于所述分隔结构中的部分具有所述第一宽度，所述埋入式字线穿过所述有源区中的部分具有所述第二宽度，所述第一宽度小于所述第二宽度。
[0015]
在本发明实施例中，所述间隔至少为2nm。
[0016]
基于上述，由于本发明实施例在形成隔离沟渠之前，先在预定的有源区的两侧先形成硬遮罩。硬遮罩可以做为硬掩模以保护有源区，避免有源区在后续形成埋入式沟渠的过程中因为错误对准而遭受蚀刻的破坏。因此，本发明实施例的工艺方法可以增加工艺的裕度，避免埋入式字线与有源区发生短路，减少结漏电的问题。
[0017]
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图附图作详细说明如下。
附图说明
[0018]
图1a至图9a是依据本发明一实施例的一种动态随机存取存储器的制造方法的制造流程的上视图；
[0019]
图1b至图9b是图1a至图9a的切线a-a’的剖面图；
[0020]
图1c至图9c是图1a至图9a的切线b-b’的剖面图；
[0021]
图5d至图9d是图5a至图9a的切线c-c’的剖面图；
[0022]
图10a是依据本发明另一实施例的一种动态随机存取存储器的制造方法的制造流程的上视图；
[0023]
图10b是图10a的切线a-a’的剖面图。
[0024]
附图标号说明：
[0025]
12、12’、14、15、20、20’：硬遮罩
[0026]
10：衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
16’：浅开口
[0027]
10a：顶面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
16a：上部
[0028]
16：开口
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
16b：下部
[0029]
16c：增加部分
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
a-a’、b-b’、c-c’：切线
[0030]
17：分隔结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
d1：第一方向
[0031]
18、18’：牺牲层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
d2：第二方向
[0032]
22：隔离沟渠
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
d3：第三方向
[0033]
23：隔离结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
d4：第四方向
[0034]
24、40：介电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p1：第一部分
[0035]
30、130：埋入式字线沟渠
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p2：第二部分
[0036]
32、32’、132：埋入式字线
ꢀꢀꢀꢀꢀꢀꢀ
r：凹口
[0037]
34：衬层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sw1、sw2：侧壁
[0038]
36：阻障层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
θ：夹角
[0039]
38：导电层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
s1、s1’、s2、s3、s3’：间隔
[0040]
aa、aa1、aa2：有源区
[0041]
w1、w2、w3、w4、w5、w6、w7：宽度
具体实施方式
[0042]
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。
[0043]
本实施例提供一种动态随机存取存储器的制造方法。请参照图1a、图1b与图1c，提供衬底10，例如是硅衬底。接着，于衬底10上形成具有开口图案的硬遮罩12与硬遮罩14。硬遮罩12与硬遮罩14的形成方法例如是先形成两层不同材料的硬遮罩材料层。然后，通过光刻与蚀刻工艺将硬遮罩材料层图案化。硬遮罩12的材料例如是氧化硅，形成的方法例如是热氧化法或是化学气相沉积法。硬遮罩14的材料例如是氧化铝，形成的方法例如是化学气相沉积法。之后，以硬遮罩14为掩模，对衬底10进行蚀刻工艺(例如是各向异性蚀刻工艺)，以形成浅开口16’。浅开口16’的形状例如是矩形，但不以此为限。
[0044]
在一些实施例中，沿着第四方向d4排列的浅开口16’为行，沿着第三方向d3排列的浅开口16’为列。第三方向d3与第四方向d4垂直。相邻两行的浅开口16’彼此相错。
[0045]
之后，请接续参照图2a、图2b与图2c，在浅开口16’的侧壁形成硬遮罩15。硬遮罩15的材料可以与硬遮罩14相同，但与衬底10的材料相异。硬遮罩15的形成方法例如是在衬底10上形成硬遮罩材料层，然后经由回蚀刻工艺(例如是各向异性蚀刻工艺)，移除覆盖在硬遮罩14的顶面与浅开口16’的底部的硬遮罩材料层。
[0046]
其后，以硬遮罩14以及硬遮罩15为掩模，对浅开口16’所裸露的衬底10进行回蚀刻工艺(例如是各向异性蚀刻工艺)，以形成深度更大的开口16。开口16包括上部16a与下部16b。上部16a的宽度w1大于下部16b的宽度w2。上部16a的内侧壁被硬遮罩15覆盖；下部16b裸露出衬底10。
[0047]
请接续参照图3a、图3b与图3c，以硬遮罩14以及硬遮罩15为掩模，对开口16的下部16b所裸露出来的衬底10进行蚀刻工艺，以使开口16的下部16b的空间加深且加宽。蚀刻工
艺可以采用各向同性蚀刻工艺，例如是使用氢氟酸进行湿式蚀刻工艺。在图3b与图3c中，开口16的下部16b的宽度可以等于或大于开口16的上部16a的宽度。此外，开口16的下部16b的底角是以直角来表示，但不以此为限。下部16b的底角也可以通过蚀刻工艺的控制与选择而呈圆角。接着，于开口16的下部16b填入牺牲层18。牺牲层18的材料与衬底10的材料不同，例如是旋涂层，例如是旋涂式碳氧化物。
[0048]
请接续参照图4a、图4b与图4c，进行蚀刻工艺，以移除硬遮罩14以及硬遮罩15。接着，在开口16的上部16a的侧壁形成硬遮罩20。硬遮罩20的材料可以是氧化物，例如是氧化硅。硬遮罩20的形成方法例如是在衬底10先形成硬遮罩材料层，然后进行各向异性蚀刻工艺。硬遮罩材料层可以以化学气相沉积法来形成。硬遮罩20的宽度w7至少为2nm，例如是5nm。
[0049]
请接续参照图5a、图5b、图5c与图5d，部分地移除硬遮罩12、硬遮罩20、牺牲层18与衬底10，以形成沿第一方向d1延伸且沿第二方向d2排列的多个隔离沟渠22，且定义出多个有源区aa。各有源区aa位于这些隔离沟渠22之间。详细来说，硬遮罩12被图案化成硬遮罩12’，硬遮罩12’以外的衬底10被部分地移除，且位于开口16的右上角与左下角之处的硬遮罩20以及牺牲层18也被部分地移除，即相邻的两个隔离沟渠22之间留下硬遮罩12’、硬遮罩20’以及牺牲层18’。硬遮罩12’下方的衬底10为有源区aa。硬遮罩20’位于有源区aa的两侧。于本实施例中，有源区aa邻接硬遮罩20’的两侧平行第三方向d3；有源区aa邻接隔离沟渠22的两侧平行第一方向d1。第一方向d1与第三方向d3的夹角θ例如为钝角。在有源区aa的延伸方向(第一方向d1)上，相邻两个有源区aa以开口16分隔开。在第三方向d3上，相邻两个有源区aa则是以隔离沟渠22分隔开。
[0050]
请接续参照图6a、图6b、图6c与图6d，完全地移除牺牲层18’。之后，可以选择性地进行开口16的加深工艺。举例来说，以硬遮罩12’以及20’为掩模，进行蚀刻工艺(例如是各向异性蚀刻工艺或是各向同性蚀刻工艺)，以加深开口16的深度，而在开口16的下部16b的下方形成增加部分16c。在一些实施例中，增加部分16c的宽度w3小于下部16b的宽度w2。
[0051]
之后，在开口16与隔离沟渠22中填入介电层24。介电层24的材料与硬遮罩12’、20’的材料不同。介电层24的材料例如是氮化硅。介电层24的形成方法例如是利用化学气相沉积法，在硬遮罩12’上以及开口16与隔离沟渠22之中形成介电材料层，然后，进行蚀刻工艺或是化学机械研磨工艺，以硬遮罩12’为停止层，将硬遮罩12’上的介电材料层移除。
[0052]
请接续参照图7a、图7b、图7c与图7d，通过光刻与蚀刻工艺，部分地移除衬底10与介电层24，以形成多个埋入式字线沟渠30。埋入式字线沟渠30沿第三方向d3延伸，且穿过有源区aa的衬底10以及位于开口16的上部16a、下部16b与隔离沟渠22之中的介电层24。硬遮罩20’位于有源区aa与埋入式字线沟渠30之间。
[0053]
请接续参照图8a、图8b、图8c与图8d，于埋入式字线沟渠30中形成多个埋入式字线32。埋入式字线32可以包括衬层34与导电层38。衬层34共形地(顺应地)形成于埋入式字线沟渠30的内表面。衬层34可以是氧化层，例如是氧化硅，形成的方法例如是原位蒸气产生技术(issg)。导电层38的材料包括金属或是金属合金，例如是钨。在一些实施例中，埋入式字线32还可以包括位于衬层34与导电层38之间的阻障层36。阻障层36又可称为黏着层。阻障层36可以是单层或是多层，其材料包括金属或是金属氮化物，例如是钛、氮化钛、钽、氮化钽或其组合。形成多个埋入式字线32的方法例如是在硬遮罩12’上以及埋入式字线沟渠30之
中形成衬材料层、阻障材料层与导电材料层，然后，进行蚀刻工艺或是化学机械研磨工艺，以移除硬遮罩12’上的衬材料层、阻障材料层与导材料电层。
[0054]
之后，请接续参照图9a、图9b、图9c与图9d，进行回蚀刻工艺，以部分地移除衬层34、阻障层36与导电层38，使埋入式字线32’的顶面低于衬底10的顶面10a。其后，进行蚀刻工艺，以移除硬遮罩20’。之后，将介电层40填入于开口16与埋入式字线沟渠30之中，使介电层40覆盖埋入式字线32’。介电层40的材料例如为氮化硅。
[0055]
介电层40以及介电层24组成了隔离结构23以及分隔结构(chop structure)17。隔离结构23可以称为浅沟渠隔离结构(sti)，其位于衬底10的隔离沟渠22之中。分隔结构17位于衬底10的开口16之中。隔离结构23沿第一方向d1延伸且沿第二方向d2排列。分隔结构17位于相邻两个隔离结构23之间。分隔结构17包括第一部分p1与第二部分p2。第一部分p1位于第二部分p2的上方，且第二部分p2的宽度w3小于第一部分p1的宽度w6。有源区aa位于相邻两个隔离结构23以及相邻两个分隔结构17之间。
[0056]
埋入式字线32’位于埋入式字线沟渠30(标示于图7b与图7d)的底部。埋入式字线32’沿着沿第三方向d3延伸且沿第四方向d4排列。埋入式字线32’穿过隔离结构23、分隔结构17与有源区aa。埋入式字线32’穿过分隔结构17的第一部分p1，其与有源区aa之间具有间隔s1与间隔s1’。间隔s1与间隔s1’的宽度可以相同或是相异。在一些实施例中，间隔s1与间隔s1’的宽度至少为2nm。埋入式字线32’的底面与分隔结构17的第二部分p2之间具有间隔s2。换言之，穿过分隔结构17的埋入式字线32’的底面未与第二部分p2或衬底10直接接触。
[0057]
请参照图7a、图8a、图7b、图8b、图7d与图8d，本发明实施例在形成埋入式字线沟渠30之前，先在开口16的上部16a的侧壁先形成硬遮罩20’。在形成埋入式字线沟渠30时，若是所进行的光刻工艺正确对准，或是错误对准的情况不严重时，埋入式字线沟渠30裸露出的仍是介电层24，而不会裸露出硬遮罩20’。此外，在第三方向d3上延伸的埋入式字线沟渠30大致具有相同的宽度，因此，后续形成的埋入式字线32’也大致具有相同的宽度。
[0058]
请参照图10a与图10b，若在形成埋入式字线沟渠130时所进行的光刻工艺发生较为严重的错误对准，使得定义埋入式字线沟渠130的光刻胶图案偏移。在后续进行蚀刻工艺中，由于硬遮罩20’与介电层24的材料不同，硬遮罩20’可以做为硬掩模，因此，可以避免有源区aa的衬底10遭受蚀刻的破坏。此外，由于蚀刻工艺几乎不会蚀刻硬遮罩20’，因此，所形成的埋入式字线沟渠130将会具有两种不同的宽度。穿过开口16之处的埋入式字线沟渠130的宽度将小于穿过隔离沟渠22之处的埋入式字线沟渠130的宽度。因此后续形成的埋入式字线132也会具有两种不同的宽度。埋入式字线132在相邻两个有源区aa1与aa2之间的部分的宽度w4将小于穿过有源区aa的部分的宽度w5。穿过同一有源区aa2的两条埋入式字线132具有大致相同的宽度w5。
[0059]
在图10a中，在第三方向d3延伸的埋入式字线132的两个侧壁的形状不同。埋入式字线132的侧壁sw1是一条直线，也就是一个平坦的平面。埋入式字线132的另一侧壁sw2并不是一条直线，而是一条凹凸不平的线。换言之，埋入式字线132的侧壁sw2是具有凹口r的平面。凹口r处的埋入式字线132的侧壁sw2与有源区aa2之间的间隔s3小于相对应的侧壁sw1与有源区aa1之间的间隔s3’。
[0060]
在一区域范围内，凹口r均是在埋入式字线132的同一侧的侧壁sw2。第奇数条的埋入式字线132的凹口r沿着第四方向排列，且投影到垂直第四方向d4的平面上至少有一部分
重叠。第偶数条的埋入式字线132的凹口r也是沿着第四方向排列且投影到垂直第四方向d4的平面上至少有一部分重叠。但是相邻两条的埋入式字线132的凹口r彼此相错开，而且投影到第四方向d4的平面上没有任何部分重叠。
[0061]
其后，再进行后续的工艺，包括位线、电容器等。位线与埋入式字线32’垂直，例如是沿着第四方向d4延伸。在一些实施例中，每一个有源区aa会有两条埋入式字线跨过，位线电性连接所述两条埋入式字线之间的有源区aa之中的掺杂区(源极区)。电容器则电性连接位于所述两条埋入式字线之外的有源区aa之中的掺杂区(漏极区)。后续的工艺可以依照任何已知的方法来形成，于此不再详述。
[0062]
本发明实施例，在形成隔离沟渠之前，先在预定为有源区的两侧的衬底中先形成分隔结构的开口，并在开口的侧壁形成硬遮罩。硬遮罩可以保护有源区，避免有源区在后续形成埋入式沟渠的过程中因为错误对准而遭受蚀刻的破坏，因此，本发明实施例的方法可以增加工艺的裕度。降低或避免在后续的工艺中发生埋入式字线与有源区短路的风险，即减少结漏电的问题。
[0063]
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。